ASIC/SoC后端设计作业流程剖析
摘要：
ASIC/SoC后端设计作业流程剖析Toshiba(美国) 秦晓凌Trident(上海) 潘中平关键词 place route DSM megacell clock_tree STA OPT ECO 引言众所周知,ASIC产品是从用硬件描述语言(verilog HDL,VHDL)开始进行数字逻辑电路设计的,经过相关的仿真、综合出门级网表、验证直至完成电路布局布线并优化,最终经流片成功形成的芯片... 阅读全文
posted @ 2010-08-05 10:37 Homography Matrix 阅读(1600) 评论(0) 推荐(2) 编辑
