2010年3月9日

Verilog 零碎

摘要： （1）过程块内要使用局部变量时，要将过程块加上标签always@（posedge clk）begin: do_reqreg [7:0] item;reg done;```````end 阅读全文

posted @ 2010-03-09 10:12 Homography Matrix 阅读(332) 评论(0) 推荐(1) 编辑

导航