Clock Tree Synthesis
摘要：
from： http://hi.baidu.com/rymonwang/blog/item/c5b4a9fae8c0498c9e5146a1.htmlclock tree synthesis是asic设计中的一步，它的目的是使时钟尽量在同一时刻去驱动所有的触发器，这也就是所说的同步电路，这里的同一时刻是要求时钟到所有触发器的相位相同，因为有的触发器离clk源端比较远，需要好多个周期才能到。这里就出... 阅读全文
posted @ 2010-01-25 11:09 Homography Matrix 阅读(2284) 评论(0) 推荐(1) 编辑
