Verilog 零碎

(1)过程块内要使用局部变量时,要将过程块加上标签

always@(posedge clk)begin: do_req

reg [7:0] item;

reg done;

```````

 

end

 

posted on 2010-03-09 10:12  Homography Matrix  阅读(332)  评论(0编辑  收藏  举报

导航