奇偶分频

各种分频的实现方法对于打好数字电路设计的基础是必不可少的，也有很多公司面试的让应聘者写分频器。

第一，偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2‐1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
第二：奇数倍分频：奇数倍分频常常在论坛上有人问起，实际上，奇数倍分频有两种实现方法：首先，完全可以通过计数器来实现，如进行三分频，通过待分频时钟上升沿触发计数器进行模三计数，当计数器计数到邻近值进行两次翻转，比如可以在计数器计数到1时，输出时钟进行翻转，计数到2时再次进行翻转。即是在计数值在邻近的1和2进行了两次翻转。这样实现的三分频占空比为1/3或者2/3。如果要实现占空比为50%的三分频时钟，可以通过待分频时钟下降沿触发计数，和上升沿同样的方法计数进行三分频，然后下降沿产生的三分频时钟和上升沿产生的时钟进行相或运算，即可得到占空比为50%的三分频时钟。这种方法可以实现任意的奇数分频。归类为一般的方法为：对于实现占空比为50%的N倍奇数分频，首先进行上升沿触发进行模N计数，计数选定到某一个值进行输出时钟翻转，然后经过（N‐1）/2再次进行翻转得到一个占空比非50%奇数n分频时钟。再者同时进行下降沿触发的模N计数，到和上升沿触发输出时钟翻转选定值相同值时，进行输出时钟时钟翻转，同样经过（N‐1）/2时，输出时钟再次翻转生成占空比非50%的奇数n分频时钟。两个占空比非50%的n分频时钟相或运算，得到占空比为50%的奇数n分频时钟。另外一种方法：对进行奇数倍n分频时钟，首先进行n/2分频（带小数，即等于(n‐1)/2+0.5），然后再进行二分频得到。得到占空比为50%的奇数倍分频。下面讲讲进行小数分频的设计方
第三 ，小数分频：首先讲讲如何进行n+0.5分频，这种分频需要对输入时钟进行操作。基本的设计思想：对于进行n+0.5分频，首先进行模n的计数，在计数到n‐1时，输出时钟赋为‘1’，回到计数0时，又赋为0，因此，可以知道，当计数值为n‐1时，输出时钟才为1，因此，只要保持计数值n‐1为半个输入时钟周期，即实现了n+0.5分频时钟，因此保持n‐1为半个时钟周期即是一个难点。从中可以发现，因为计数器是通过时钟上升沿计数，因此可以在计数为n‐1时对计数触发时钟进行翻转，那么时钟的下降沿变成了上升沿。即在计数值为n‐1期间的时钟下降沿变成了上升沿，则计数值n‐1只保持了半个时钟周期，由于时钟翻转下降沿变成上升沿，因此计数值变为0。因此，每产生一个n+0.5分频时钟的周期，触发时钟都是要翻转一次.

 

建议大家在写这种基本模块时，写成parameter ，方便日后的调用。

Source Code

-------------------------------------------------------------------------------------------------------

module div(
         input clk,

　　　 input rst_n,
         output clk_div
         );
        
    parameter N=2;
    integer counter_pos=0;
    integer counter_neg=0;
    reg clk_pos=0;
    reg clk_neg=0;
   
    or o1(clk_div,clk_pos,clk_neg);
   
    always@(posedge clk or negedge rst_n)
       begin

　　　　if(~rst_n)

　　　　   counter_pos <= 0;
           else if(counter_pos!=N)
              counter_pos <= counter_pos+1;
            else
               counter_pos <= 0;
              
       end
    always@(negedge clk or negedge rst_n)
       begin
           if(~rst_n)

　　　　   counter_neg <= 0;
           else if(counter_neg!=N)
              counter_neg <= counter_neg+1;
            else
               counter_neg <= 0;
              
       end
      
    always@(counter_pos or negedge rst_n)
       begin
            if(~rst_n)

　　　　   clk_pos <= 0;
           else if(counter_pos==0 || counter_pos==N>>1)
             clk_pos <=~ clk_pos;
       end
      
    always@(counter_neg or negedge rst_n)
       begin
            if(~rst_n)

　　　　  clk_neg  <= 0;
           else if(counter_neg==0 || counter_neg==N>>1)
           clk_neg <= ~clk_neg;
       end
      
   endmodule

------------------------------------------------------------------------

使用说明：

在调用时只需要将参数传递就行了

如：我们实现（M+1）分频，其中M是偶数，实例化时

div  #(.N(M)) d(.clk(),.clk_div());

ps:

今天突然想到了一种可以实现任意整数 50%占空比的分频方法。

大体思路是根据时钟每个周期都有两次电平变化，实现N分频的时，总共有2xN次电平变化，分频时将时钟分成前N个时间，和后N个时间，就可以实现50%站空比了。

Source Code

------------------------------------------------------------------------------------------------------------

module div_half(
            input clk,
            output reg clk_out=0
            );

parameter N=3;

integer counter=0;

always@(clk)
   begin
       if(counter != ((N<<1) -1))
          counter<=counter+1;
        else
           counter<=0;
   end
  
always@(counter)
   begin
       if(counter == N || counter ==0)
       clk_out<=~clk_out;
   end
  endmodule

------------------------------------------------------------

 

testbench

————————————————————————

module div_half_test;
    reg clk;
    wire clk_out_2;
    wire clk_out_3;
    wire clk_out_4;
    wire clk_out_5;
    wire clk_out_6;
    wire clk_out_7;
   
    div_half #(.N(2)) d0(.clk(clk),.clk_out(clk_out_2));
    div_half #(.N(3)) d1(.clk(clk),.clk_out(clk_out_3));
    div_half #(.N(4)) d2(.clk(clk),.clk_out(clk_out_4));
    div_half #(.N(5)) d3(.clk(clk),.clk_out(clk_out_5));
    div_half #(.N(6)) d4(.clk(clk),.clk_out(clk_out_6));
    div_half #(.N(7)) d5(.clk(clk),.clk_out(clk_out_7));
      
    always #1 clk=~clk;
    initial
       begin
            clk=0;
            #100 $finish;
       end
   
endmodule

————————————————————————

下面是2至7分频的波形图

这里的N表示N分频，与上一种分频器的N代表的分频数不一样。