【Verilog】跨时钟域设计Clock Domain Crossing Design（Multi cycle path formulation with feedback acknowledge）

上次写了跨时钟域设计MCP公式不带反馈的实现【Verilog】跨时钟域设计Clock Domain Crossing (CDC) Design(MCP formulation without feedback )
这次是写MCP公式带确认反馈的跨时钟域设计。