分频器的verilog设计
摘要：
笔者最近由于实验室老师的任务安排重新又看了一下分频器的verilog实现，现总结如下，待以后查看之用（重点是查看计数器计到哪个值clk_out进行状态翻转）1.偶数分频占空比为50%其实质还是一个N计数器模块来实现，首先要有复位信号，这个复位信号的作用就是使计数器和分频输出clk_out刚开始有一个... 阅读全文
posted @ 2014-07-24 13:55 南开小巷 阅读(5931) 评论(0) 推荐(0) 编辑