摘要：
cache（高速缓存 书桌） 现在也用来塞着那些基于局部性原理来管理的存储器 前言： 两级层次结构中存储信息交换的最小单元称为块block或行line（一个信息块就是一本书） 90%的时间只access到10%的memory 一个重要的原理： 数据项的读取 直接映射： 由于cache中的每个位置可能 阅读全文
摘要：
memory 之前讲的main memory主要就是用DRAM做的，但是实际上直接先接触的是cache； DRAM数据的读取：address分为两部分 行地址把那一整行取出 再用列地址把数据挑出来 对memory的期望：便宜，快，容量大 就把这三种（第三种disk）结合在一起 为什么要有cache？ 阅读全文
摘要：
指令级并行 speculation 静态多发射： 用compiler把很多instruction打包，然后在同一时间执行 举例子： 不是说所有的instruction都可以打包，两条当一条 软件来解决问题最关键的就是schedule 阅读全文
摘要：
恢复内容开始 pipeline control：看ppt 流水线不会改变lantency，但是会提高through put。 dependence:当前指令的data，下一个指令要用。 hazards： structural hazards：两个指令要用一个resource 每一个stage的res 阅读全文
摘要：
control： 在输入有冲突的地方加MUX 所有控制信号将由control发出 找出每一种指令的数据流以及在MUX选择0or1 做出真值表 转化成电路 ALU controller： main controller： pipeline： a pipeline datapath 指令的执行被分成了5 阅读全文
只有注册用户登录后才能阅读该文。 阅读全文
摘要：
callee的权力： - 随意使用VAT register caller如果想使用vat register里的数据，就要把它们存好，存到栈里 caller的权力： - $s不能乱动 caller如果要用也是要存起来 计算机与人的交互： ASCII 注： memory的数据不能随意交换位置，要先把要交 阅读全文