FPGA技术分享 - 随笔分类 - adrifter

8通道PCIe-SGDMA，PCIe-QDMA，PCIe-RDMA，PCIe-CDMA，控制器，Xilinx FPGA，高性能，低延时，介绍手册

摘要：

Multi-Channel PCIe QDMA&RDMA IP 1 介绍基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous（CDMA）或Scather Gat 阅读全文

posted @ 2024-08-10 16:44 adrifter 阅读(60) 评论(1) 推荐(0) 编辑

NVMe主机控制器，AMBA-AXI4-Stream接口，Xilinx FPGA，介绍手册

摘要：

NVMe A4S Host Controller IP 1 介绍 NVMe A4S Host Controller IP可以连接高速存储PCIe SSD，无需CPU和外部存储器，自动加速处理所有的NVMe协议命令，具备独立的数据写入AXI4-Stream/FIFO接口和数据读取AXI4-Stream 阅读全文

posted @ 2024-08-09 14:57 adrifter 阅读(57) 评论(0) 推荐(0) 编辑

Xilinx NVMe AXI4主机控制器，AXI4接口高性能版本介绍

摘要：

NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD，无需CPU，自动加速处理所有的NVMe协议命令，具备独立的数据写入和读取AXI4接口，不但适用高性能、顺序访问的应用，也适用于随机访问的应用，同时结合外部存储器（比如DDR），使得Host端的数据访问管理更加灵活。阅读全文

posted @ 2024-07-17 23:25 adrifter 阅读(90) 评论(1) 推荐(0) 编辑

XILINX FPGA 1/4/8通道PCIe DMA控制器IP，高性能版本IP介绍应用

摘要：

Multi-Channel PCIe QDMA&RDMA IP 1 介绍基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather Gather DM 阅读全文

posted @ 2024-03-10 23:14 adrifter 阅读(151) 评论(1) 推荐(0) 编辑

Xilinx FPGA NVMe Host Controller IP，高性能NVMe控制器IP

摘要：

NVMe Host Controller IP可以连接高速存储PCIe SSD，无需CPU和外部存储器，自动加速处理所有的NVMe协议命令，具备独立的数据写入AXI4-Stream/FIFO接口和数据读取AXI4-Stream/FIFO接口，非常适合于超高容量和超高性能的应用。此外，NVMe Host Controller IP支持RAID存储，从而可实现更高存储性能和存储容量。阅读全文

posted @ 2024-01-06 13:39 adrifter 阅读(197) 评论(2) 推荐(0) 编辑

基于PCIe的多路视频采集与显示子系统

摘要：

基于PCIe的多路视频采集与显示子系统 1 概述视频采集与显示子系统可以实时采集多路视频信号，并存储到视频采集队列中，借助高效的硬实时视频帧出入队列管理和PCIe C2H DMA引擎，将采集到的视频帧实时传递到上位机采集缓冲区。视频采集与显示子系统使用高效的PCIe H2C DMA引擎读取上位机阅读全文

posted @ 2022-10-31 21:33 adrifter 阅读(394) 评论(0) 推荐(0) 编辑

Multi-Channel PCIe QDMA Subsystem

摘要：

基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了基于DMA地址队列的高性能Continous或Scather Gather DMA，提供FIFO/AXI4-Stream用户接口。阅读全文

posted @ 2021-10-30 22:32 adrifter 阅读(1052) 评论(0) 推荐(0) 编辑

基于Camera Link和PCIe DMA的多通道视频采集和显示系统

摘要：基于Camera Link和PCIe DMA的多通道视频采集和显示系统在主机端PCIe驱动的控制和调度下，视频采集与显示系统可以同时完成对多个Camera Link接口视频采集以及Camera Link接口视频回放驱动工作，既可采用行缓存机制（无需帧缓存，无需DDR），也可采用帧缓存机制（使用DD 阅读全文

posted @ 2021-04-04 10:52 adrifter 阅读(756) 评论(0) 推荐(0) 编辑

基于JESD204B和PCIe DMA的多通道数据采集和回放系统

摘要：基于JESD204B和PCIe DMA的多通道数据采集和回放系统在主机端PCIe驱动的控制和调度下，数据采集与回放系统可以同时完成对多个JESD204B接口AD数据的采集以及JESD204B接口DA回放驱动工作，既可采用行缓存机制（无需帧缓存，无需DDR），也可采用帧缓存机制（需要DDR），使用P 阅读全文

posted @ 2021-03-31 23:29 adrifter 阅读(528) 评论(0) 推荐(0) 编辑

基于FPGA的SATA3.0主机控制器IP

摘要：SATA3.0 Host Controller IP SATA3.0 Host IP不仅实现了SATA协议的PHY（物理层）、Link（链路层）和TRN（传输层），并且实现了CMD（命令层）和APP（应用层），支持1.5、3和6Gbps传输速率，和SATA规范完全兼容。 SATA3.0 Host I 阅读全文

posted @ 2021-01-13 22:32 adrifter 阅读(868) 评论(0) 推荐(0) 编辑

基于FPGA的AES加解密IP

摘要：Programmable AES Encryption/ Decryption IP 可编程AES加解密IP 可编程AES加解密IP提供了加解密算法功能，兼容美国国家标准与技术研究院（NIST）发布的高级加密标准(AES)：FIPS PUB 197。结合FIPS 197分组加密算法，可编程AES加解阅读全文

posted @ 2020-12-16 18:33 adrifter 阅读(457) 评论(0) 推荐(0) 编辑

基于LZO的高性能无损数据解压缩IP

摘要：LZOAccel-D LZO Data Decompression Core/无损数据解压缩IP Core LZOAccel-D是一个无损数据解压缩引擎的FPGA硬件实现，兼容LZO 2.10标准。 Core接收压缩的输入数据块，产生解压缩后的数据块。Core分析数据块的头和尾，检查输入数据块的错误阅读全文

posted @ 2020-12-03 15:53 adrifter 阅读(198) 评论(0) 推荐(0) 编辑

基于LZO的高性能无损数据压缩IP

摘要：LZOAccel-C LZO Data Compression Core/无损数据压缩IP Core LZOAccel-C是一个无损数据压缩引擎的FPGA硬件实现，兼容LZO 2.10标准。 Core接收未压缩的输入数据块，产生压缩后的数据块。Core使用合适的头和尾封装了压缩后的数据载荷，所以用户阅读全文

posted @ 2020-12-03 15:39 adrifter 阅读(239) 评论(0) 推荐(0) 编辑

基于PCIe DMA的多通道数据采集和回放IP

摘要：基于PCIe DMA的多通道数据采集和回放IP 在主机端PCIe驱动的控制和调度下，数据采集与回放IP Core可以同时完成对多个通道数据的采集以及回放驱动工作，既可采用行缓存机制（无需帧缓存，无需DDR），也可采用帧缓存机制（需要DDR），使用PCIe接口和主机进行数据的传输，设备端内嵌多通道DM 阅读全文

posted @ 2020-11-25 22:05 adrifter 阅读(297) 评论(0) 推荐(0) 编辑

基于PCIe DMA的8通道视频采集&显示IP，兼容V4L2

摘要：基于PCIe DMA的8通道视频采集&显示IP，兼容V4L2 Video Capture&Display IP for V4L2 在主机端视频设备内核驱动V4L2 的控制和调度下，Video Capture&Display IP Core可以同时完成对8个视频通道数据的采集以及8个视频通道数据的显示阅读全文

posted @ 2020-11-25 17:26 adrifter 阅读(260) 评论(0) 推荐(0) 编辑

adrifter

随笔分类 - FPGA技术分享

公告

搜索

常用链接

我的标签

随笔分类

随笔档案

阅读排行榜

评论排行榜

最新评论