会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
宙斯黄
学习是最强大的生存工具!
博客园
首页
新随笔
联系
订阅
管理
随笔 - 71
文章 - 1
评论 - 6
阅读 -
42万
2012年8月22日
Perl学习(杂)
摘要: 本文写给自己看,很乱,不建议外人阅读!1,使用Perl建立一个新文件:open (FILE, ">new_file");注意,>不能少,否则无法建立成功。2,perl编程语言中所有自带关键词,一律使用小写字母。
阅读全文
posted @ 2012-08-22 14:12 宙斯黄
阅读(306)
评论(0)
推荐(0)
编辑
公告
昵称:
宙斯黄
园龄:
14年2个月
粉丝:
127
关注:
91
+加关注
<
2025年2月
>
日
一
二
三
四
五
六
26
27
28
29
30
31
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
1
2
3
4
5
6
7
8
搜索
常用链接
我的随笔
我的评论
我的参与
最新评论
我的标签
最新随笔
1.uvm的sequence
2.三分频电路之算法分析
3.uvm学习杂记
4.形参和实参
5.gvim中对变量的识别
6.验证环境中的program为什么必须是automatic
7.FIFO设计验证经验谈
8.AMBA总线基础知识简介
9.systemverilog中module与program的区别
10.systemverilog interface杂记
我的标签
vim7.4 升级 安装 ubuntu 编辑器之神
(1)
vim systemverilog syntax highlight
(1)
Vim linux 模式 插入 可视化
(1)
vim 退格键 backspace
(1)
vim 宏录制 高级操作 宏播放 linux
(1)
verilog systemverilog uvm ovm vmm assertion
(1)
verilog base concept
(1)
UVM VMM OVM systemverilog IC transaction
(1)
UVM VMM OVM AVM URM
(1)
uvm systemverilog soc 验证
(1)
更多
积分与排名
积分 - 136421
排名 - 10469
随笔分类
(96)
AMBA(1)
C Program(2)
IC(27)
Linux(8)
Other(3)
PERL(5)
Postend(4)
systemverilog(10)
UVM(6)
Verify(12)
Verilog(10)
Vim(7)
Web(1)
随笔档案
(71)
2018年8月(2)
2018年1月(5)
2017年12月(6)
2017年11月(2)
2013年10月(1)
2013年7月(1)
2013年6月(6)
2013年5月(3)
2013年4月(3)
2013年3月(1)
2013年1月(3)
2012年12月(2)
2012年11月(7)
2012年10月(1)
2012年8月(14)
2012年7月(6)
2012年6月(5)
2012年5月(3)
更多
阅读排行榜
1. 时钟抖动(Clock Jitter)和时钟偏斜(Clock Skew)(44056)
2. 明明还有很大空间,但是却提示:“目标驱动器中的磁盘已满”的解决方法(40611)
3. Vim操作的四种模式(34526)
4. 各种波形文件vcd,vpd,shm,fsdb生成的方法(zz)(25938)
5. systemverilog新增的always_comb,always_ff,和always_latch语句(25504)
评论排行榜
1. systemverilog interface杂记(1)
2. systemverilog新增的always_comb,always_ff,和always_latch语句(1)
3. Accellera举措可能导致Verilog标准分化(1)
4. Centos安装gvim(1)
5. Vim操作的四种模式(1)
推荐排行榜
1. systemverilog新增的always_comb,always_ff,和always_latch语句(4)
2. 时钟抖动(Clock Jitter)和时钟偏斜(Clock Skew)(4)
3. systemverilog interface杂记(3)
4. uvm环境中对uvm_config_db的理解(1)
5. PrimeTime 时序分析流程和方法(ZZ)(1)
最新评论
1. Re:systemverilog新增的always_comb,always_ff,和always_latch语句
可是我用的vcs,为什么它不警告我啊, always_ff @(clk) always_comb if(a > b) out = 1;...
--大浪淘沙、
2. Re:Accellera举措可能导致Verilog标准分化
请问可以贴原文链接吗
--Eric233
3. Re:systemverilog interface杂记
,interface指明了TB和DUT之间的连接信号,clocking规定了信号之间的时序关系,而modport则明确了站在不同的角度对应信号的输入输出方向。通过虚拟接口的定义将以上内容封装起来。这句...
--江流不息
4. Re:Centos安装gvim
写的不好,很多问题没说
--北极大企鹅
5. Re:Vim操作的四种模式
谢谢分享
--GoingMyWay
点击右上角即可分享