摘要： 1. 半加器 1 module HalfAdder(a,b,So,Co); 2 3 input a,b; 4 output reg So,Co; 5 6 always@(a or b) 7 begin 8 case({a,b}) 9 2'b00: 10 begin11 So=0;12 Co=0;13 end14 2'b01:15 ... 阅读全文

摘要： 5.同步复位/同步置1所谓同步复位，指的是同步复位信号只在所需时钟边沿到来时才有效，其他时刻则无效。一般情况下，只要复位信号持续时间大于一个时钟周期，就可以保证正确复位。异步复位，即无论时钟边沿到来与否，只要复位信号有效输出就会被复位。5.1带同步清0/同步置1(低电平有效）的D触发器 1 module DFlipFlopSyn(D,clk,set,reset,Q); 2 3 input D,clk,set,reset; 4 output reg Q; 5 6 always@(posedge clk) 7 begin 8 if(~reset) 9 begin10... 阅读全文

摘要： 3.T触发器3.1定义T=0时，时钟信号到达后状态保持不变；T=1时每来一个时钟信号它的状态就发生一次翻转，具有翻转功能。在数电中常用来构成计数器。3.2Verilog描述 1 module(T,clk,Q); 2 3 input T,clk; 4 output reg Q; 5 6 always@(posedge clk) 7 begin 8 if(T) 9 Q<=~Q;10 end11 12 endmodule4.JK触发器4.1定义JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。在实际应用中，它不仅有很强的通用... 阅读全文

摘要： 触发器触发器（Flip Flop）是一种可以存储电路状态的电子元件。学名“双稳态多谐振荡器（Bistable Multivibrator）”。1.基本RS触发器1.1定义基本RS触发器的电路是由两个与非门（或非门），按正反馈方式闭合而成。 基本RS触发器逻辑电路与逻辑符号（a为逻辑电路，b、c为逻辑符号。）状态真值表1.2Verilog描述1.2.1门级描述的基本RS触发器1 module RSFlipFlop(R,S,Q,Qn);2 3 input R,S;4 output reg Q,Qn;5 6 nand n1(Q,S,Qn);7 nand n2(Qn,R,Q);8 9 endmodu. 阅读全文