摘要：实现的功能：8个数码管轮流显示8个数字，若频率合适，可以实现8个数码管同时被点亮的视觉效果1.CL5461ASCL5461AS 数码管管脚图如下图所示，它将四个数码显示管的a～g 及小数点dp 管脚并联在一起，作为数码管数据输入端；分别引出各个数码管的阴极A1～A4。只要在A1～A4 管脚上轮流加低电平其频率大于40Hz，可实现四个数码管同时被点亮的视觉效果。在点亮不同数码管的同时输入不同的数据，即可在数码管上同时显示四位不同的数字。2.驱动八位数码管显示电路框图3.模块及模块功能3.1时钟脉冲计数器模块cnt8模块输入信号为时钟脉冲clk，每遇到一个clk上升沿，内部累加器加1，并把累加器的 阅读全文

摘要：锁相环1.锁相环频率合成器基本原理基准频率源：基准频率源提供一个稳定频率源，其频率为fr，一般用精度很高的石英晶体振荡器产生，是锁相环的输入信号。鉴相器：签相器是一个误差检测元件。它将基准频率源的输出信号fr的相位与压控振荡器输出信号fo的相位相比较，产生一个电压输出信号ud，其大小取决于两个输入信号的相位差。低通滤波器：低通滤波器的输入信号是签相器的输出电压信号ud，经过低通滤波器后ud的高频分量被滤除，输出控制电压uo去控制压控振荡器。压控振荡器（VCO）：压控振荡器的输出信号频率fo与它的输入控制电压uo成一定比例，而分频器将锁相环的输出信号fo反馈给签相器，形成一个负反馈，从而使输入信 阅读全文

摘要：3. 半整数分频N.5分频器原理图：5.5半整数分频源代码module clk5p5（clkin,clr,clkout);input clkin,clr;output reg clkout;reg clk1;wire clk2;integer count;//cout为N的值xor xor1(clk2,clkin,clk1);always @(posedge clkout or negedge clr) //clkout2分频 begin if(~clr) begin clk1<=1'b0; end e... 阅读全文

摘要：1.偶数分频2n次分频思路：从0开始计数到n-1次时，波形翻转。占空比50%的模24分频器 1 module clk24(reset,clkin,clkout); 2 3 input clkin,reset; 4 output reg clkout; 5 6 parameter PERIOD=24;parameter PULSEWIDTH=12;Parameter SIZE=5//24=11000B（5位2进制），改动时对PERIOD等常量重新赋值。 7 reg [SIZE-1:0] cnt; 8 9 always @(posedge clkin)10 begin11 ... 阅读全文

摘要：1. 寄存器 在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器．由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。由于一个触发器能够存储一位二进制码，所以把n个触发器的时钟端口连接起来就能构成一个存储n位二进制码的寄存器。2. 锁存器由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路。数据有效迟后于时钟信号有效。这意味着时钟信号先到，数据信号后到。在某些运算器电路中有时采用锁存器作为数据暂存器。3. 锁存器与寄存器的区别：（1）寄存器是同步时钟控制，而锁存器是电位信号控制。锁存器一般由电平信号控制，属于电平敏感型。寄存器一般由时钟信号信. 阅读全文

摘要：1. 半加器 1 module HalfAdder(a,b,So,Co); 2 3 input a,b; 4 output reg So,Co; 5 6 always@(a or b) 7 begin 8 case({a,b}) 9 2'b00: 10 begin11 So=0;12 Co=0;13 end14 2'b01:15 ... 阅读全文

摘要：5.同步复位/同步置1所谓同步复位，指的是同步复位信号只在所需时钟边沿到来时才有效，其他时刻则无效。一般情况下，只要复位信号持续时间大于一个时钟周期，就可以保证正确复位。异步复位，即无论时钟边沿到来与否，只要复位信号有效输出就会被复位。5.1带同步清0/同步置1(低电平有效）的D触发器 1 module DFlipFlopSyn(D,clk,set,reset,Q); 2 3 input D,clk,set,reset; 4 output reg Q; 5 6 always@(posedge clk) 7 begin 8 if(~reset) 9 begin10... 阅读全文

摘要：3.T触发器3.1定义T=0时，时钟信号到达后状态保持不变；T=1时每来一个时钟信号它的状态就发生一次翻转，具有翻转功能。在数电中常用来构成计数器。3.2Verilog描述 1 module(T,clk,Q); 2 3 input T,clk; 4 output reg Q; 5 6 always@(posedge clk) 7 begin 8 if(T) 9 Q<=~Q;10 end11 12 endmodule4.JK触发器4.1定义JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。在实际应用中，它不仅有很强的通用... 阅读全文

摘要：触发器触发器（Flip Flop）是一种可以存储电路状态的电子元件。学名“双稳态多谐振荡器（Bistable Multivibrator）”。1.基本RS触发器1.1定义基本RS触发器的电路是由两个与非门（或非门），按正反馈方式闭合而成。 基本RS触发器逻辑电路与逻辑符号（a为逻辑电路，b、c为逻辑符号。）状态真值表1.2Verilog描述1.2.1门级描述的基本RS触发器1 module RSFlipFlop(R,S,Q,Qn);2 3 input R,S;4 output reg Q,Qn;5 6 nand n1(Q,S,Qn);7 nand n2(Qn,R,Q);8 9 endmodu. 阅读全文

摘要：BCD码Binary-Coded Decimal‎，简称BCD，用4位二进制数来表示1位十进制数中的0~9这10个数码，简称BCD码，即BCD代码。日常所说的BCD码大都是指8421BCD码形式。8421BCD码表示形式1:0001 2:0010 3:00114:0100 5:01016:01107:01118:10009:10018421BCD码加法原理BCD码中1——9可以用四位二进制数0000——1001表示，而1010——1111这6个数为无效数。两个4位二进制数相加所得的结果超过1001，则将所得数加0110，来跳过6个无效数，并产生一个进位。Verilog代码 1 module b 阅读全文

摘要：1 #include<iostream> 2 #include<string> 3 4 using namespace std; 5 6 void WriteHello(); 7 string AskForName(); 8 int AskForAge(); 9 void Write(string name, int age);//函数声明10 11 int main(void)12 {13 int age;14 string name;15 WriteHello();16 name=AskForName();17 age=AskForAge();18 Write(na 阅读全文

摘要：1.1 while语句1 int sum,i;2 i=1;sum=0; //i,sum 必须赋初始值3 while(i<=100)4 {5 sum+=i;6 i++;7 }8 1.2 do-while语句1 int sum,i;2 i=1;sum=0; //i,sum 必须赋初始值3 do4 {5 sum+=i;6 i++;7 }8 while(i<=100);1.3 for 循环1 int sum,i;2 i=101;sum=0; //i,sum 必须赋初始值3 for(i=1;i<=100;i++)4 {5 sum+=i;6 ... 阅读全文

摘要：verilog编写的简单PWM波形 1 module PWM(clk,rst,outpin); 2 input clk,rst; 3 output reg outpin； 4 5 reg [14:0] cnt; 6 7 parameter PULSEWIDTH=25000, PERIOD=50000;//波形周期为PERIOD 8 9 always@(posedge clk or posedge rst )10 begin11 if(rst)12 cnt<=0;13 else if(cnt==PERIOD)14 cnt<=15... 阅读全文

摘要：1.枚举类型1.1枚举类型定义enum COLOR{RED=9,GREEN=7,YELLOW=11};enum COLOR{RED,GREEN,YELLOW};方式1直接赋值，方式2不赋值则默认RED=0，GREEN=1,YELLOW=2使用：COLOR tvColor=GREEN;若按照定义方式1则tvColor=7;方式2则tvColor=1；2.结构类型2.1结构类型定义struct employee{ char name[20]; int code; float salary; char address[30]; char phone[11]; char Email[20]; };// 阅读全文