2022年1月25日
关于Xilinx FPGA中的DSP单元输出值精度
摘要： 鄙人发现Xilinx FPGA中的DSP输出值精度需要考虑输入值的精度，对于乘积，默认应该考虑全精度。 如果定义为缩短长度，则乘积会按照浮点数运算考虑，将符号位包括进来，而忽略若干低位。如此， 如果是整数运算，输出的乘积的精度必须不少于乘积的全精度。 阅读全文
posted @ 2022-01-25 15:41 strchn 阅读(101) 评论(0) 推荐(0) 编辑