2022年1月24日
Xilinx 库中DSP支持的乘法精度有限制
摘要： 在Xilinx ISE下生成DSP宏，发现当数据位宽小于18时，乘法逻辑出错。后来将长度从16位改成18位正确，补了2位零。 阅读全文
posted @ 2022-01-24 17:01 strchn 阅读(61) 评论(0) 推荐(0) 编辑