2019年8月5日
FPGA综合的约束
摘要： 近日发现，有些逻辑电路的综合时间约束和布局布线约束相差太大时，难以布通。此时，应该选择尽量接近的时钟约束。 阅读全文
posted @ 2019-08-05 17:46 strchn 阅读(510) 评论(0) 推荐(0) 编辑