会员
周边
新闻
博问
闪存
赞助商
YouClaw
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
strchn
博客园
首页
新随笔
联系
管理
订阅
07 2019 档案
读RAM时的时序风险
摘要:读RAM时的时序有两个风险:1、数据已经存储好,读所需的时间。2、数据同时更新,读所需的时间节点。对于前者,只要延时足够节拍就行。对于后者,还必须要考虑数据建立的时间,同样延时的准备可能会因为数据尚未建立而读出错误。
阅读全文
posted @
2019-07-24 08:35
strchn
阅读(537)
评论(0)
推荐(0)
Quartus RTL Simulation
摘要:今天在做某个module的RTL Simulation时,发现之前的do文件有问题,导致信号没有导入。将sim中的XXX_tb设置成了XXX所致。改正后无误。 可参考: https://www.cnblogs.com/Jezze/archive/2012/09/14/2684333.html
阅读全文
posted @
2019-07-23 14:47
strchn
阅读(807)
评论(0)
推荐(0)
公告