Xilinx ISE中的综合与布局布线

    据个人经验，在Xilinx ISE下综合、布局布线时可以选择Design & Goals. 这个策略选择开始于综合阶段。

在布局布线阶段选择这个策略其实是为整体实施方便，它需要与综合阶段的策略对应。换言之，仅在布局

布线阶段选择Timing performance 或balanced design/ area reduction, 而不在综合阶段选择对应的选项，

则布局布线会区别不大。