Xilinx 库中DSP支持的乘法精度有限制

在Xilinx ISE下生成DSP宏，发现当数据位宽小于18时，乘法逻辑出错。后来将长度从16位改成18位正确，补了2位零。