10 2021 档案
摘要：1 现象： 仿真在140ns位置处，时钟clk上升沿一来，data_in和data_in_reg同步变化? 但是，data_in_reg为寄存器，它与数据源data_in同时变化，这与寄存器赋值会有一拍延时相矛盾。例如：cnt与data_out两个信号，data_out比cnt延时一拍。 2 原因
阅读全文
摘要：1 74ls148简介 74ls148是8线－3线优先编码器，将 8 条数据线（0－7）进行 3 线（4-2-1）二进制（八进制）优先编码，即对最高位数据线进行译码。利用选通端（EI）和输出选通端（EO）可进行八进制扩展。 2 74ls148管脚图和逻辑图 管脚介绍 0－7 编码输入端（低电平有效）
阅读全文
