会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
豌豆茶
博客园
首页
新随笔
联系
订阅
管理
2021年7月19日
基于FPGA的4位二进制数除法器设计
摘要: 1. 设计要求: 设计一个4位二进制数除法器,如下图所示。其中,a[3:0]为被除数,b[3:0]为除数,s[3:0]为商,r[3:0]为余数。 2. 设计原理: 和十进制除法类似,以计算 27 除以 5 的过程为例:除法运算过程如下: (1) 取被除数的高几位数据,位宽和除数相同(实例中是 3bi
阅读全文
posted @ 2021-07-19 21:31 豌豆茶
阅读(1072)
评论(0)
推荐(0)
编辑
公告