基于查找表的4位二进制数乘法器设计

1. 设计要求：

　　设计一个4位二进制数乘法器，采用查找表实现。

2. 设计分析

2.1 架构设计

　　4位乘法器的框图如下图所示。其中，a[3:0]为被乘数，b[3:0]为乘数，m[7:0]为积，即乘法结果。

 

 

2.2 查找表

　　查表法，就是建一个表，里面存放了所有的乘法结果，乘数和被乘数用来作为地址去里面的乘积，此种方法可以大大提高乘法的速率，但是当乘法位数很大时会要求产生很大的表格，所以此种方法适合位数较小的乘法，特别适合有一个乘数为固定的乘法，如滤波器中的乘法就可以采用此种方法设计…

　　具体操作如下：设 A,B 为两个 4 位二进制数，则 A,B 各有16种取值可能，乘积有 16*16=256 种可能。我们先将{A,B}对应的 256 种可能结果存储起来，然后对于每一特点的输入组合{A,B}，找到对应的输出即可。该方式速度很快，只取决于读取存储器的速度，但是预存结果要占用较多资源，因此是面积换取速度思想的体现。同时，随着乘数位宽的增加，需要存储的结果迅速增加，不利于实现，因此该方式适用于位宽很小的情况。但是我们可以将高位宽的数据分解成低位宽的数据再调用查找表乘法器。

3. 设计实现

module rom_mult_4bit(
    input     wire                     clk,
    input     wire     [3:0]            a,
    input     wire     [3:0]            b,
    
    output     wire     [7:0]            m
);

    rom_mult_data rom_mult_data_inst(
        .address                    ({a,b}),
        .clock                    (clk),
        .q                            (m)
    );

endmodule 

MATLAB生成16*16的乘法口诀表，对ROM_IP进行初始化。

clear all;clc;close all;
depth = 256;            %存储器的深度
width = 8;              %存储器的宽度
fid = fopen('rom_mult_4bit.mif','w');%fopen函数以写方式打开文件，如不存在，自动创建
fprintf(fid, 'DEPTH=%d;\n', depth); %fprintf函数可以将数据按指定格式写入到文本文件中
fprintf(fid, 'WIDTH=%d;\n', width); %数据的格式化输出：fprintf(fid, format, variables)
fprintf(fid, 'ADDRESS_RADIX=UNS;\n');%\n是换行，使光标下移一格
fprintf(fid, 'DATA_RADIX=UNS;\n');
fprintf(fid, 'CONTENT BEGIN\n');
for a = 0 : 15
   for b = 0 : 15
       addr = a * 16 + b;       %在Verilog中，等价于{a[3:0],b[3:0]}
       num = a * b;
       fprintf(fid, '%d : %d;\n',addr,num);
   end
end
fprintf(fid, 'END;');
fclose(fid);

4. 仿真测试

`timescale 1ns/1ps

module rom_mult_4bit_tb();

    reg                         clk;
    reg         [3:0]            a;
    reg         [3:0]            b;
    
    wire         [7:0]            m;
    wire         [7:0]            tb_m;
    reg         [7:0]            tb_m_r;
    reg    [7:0]            tb_m_rr;
    
    assign tb_m = a * b;
    
    always@(posedge clk)begin
        tb_m_r     <= tb_m;
        tb_m_rr    <= tb_m_r;
    end
    
    rom_mult_4bit rom_mult_4bit_inst(
        .clk                    (clk),
        .a                        (a),
        .b                        (b),
    
        .m                        (m)
    );

    initial clk = 1'b0;
    always #10 clk = ~clk;
    
    initial begin
        a = 4'd0; b = 4'd0;
        #20;
        repeat(10)begin
            a = {$random}%16;
            b = {$random}%16;
            #20;
        end
        #50;
        $stop;
    end
    
endmodule 

 

参考文献：
（1）(49条消息) 查找表乘法器_sinat_37532077的博客-CSDN博客；

（2）陪您一起学习FPGA-郝旭帅团队_哔哩哔哩_bilibili；