随笔分类 -  FPGA结构及原理

摘要：1 现象 2 原因 在编译之后，警告中“hierarchies”，一般情况下是例化时出现的问题。一般例化时，要是哪个连线没引出，没接上，或者是位宽不匹配就会出这个警告。 3 解决 点击图中的工具栏 compilation report，然后在Analysis & Synthesis 文件中找到 co 阅读全文

摘要：1. Quartus创建的mif文件 2. 用MATLAB生成mif文件——基于查找表的4位乘法器设计 1 clear all;clc;close all; 2 depth = 256; %存储器的深度 3 width = 8; %存储器的宽度 4 fid = fopen('rom_mult_4bi 阅读全文

摘要：在 QUARTUS II 13.1 中设置默认工程路径可以按照以下步骤进行： 1、打开 Quartus II 软件。 2、在菜单栏中点击 “Tools”，在下拉菜单中选择 “Options”。 3、在弹出的 “Options” 对话框中，选择 “General” 选项卡。 在 “General” 选 阅读全文

摘要：问题：仿真的时候看到状态名字，而不仅仅是状态编码？ 1. 另外定义一种寄存器，存放状态变量state_name，长度根据状态名称长度而改变（状态名称字符数x8）；在每个状态执行的语句中加入state_name <= "IDLE"；类似的一句语句；仿真时添加state_name进行观察，使用ASCII 阅读全文

摘要：由于vivado的出现以及广泛使用，很多朋友都开始有这种想法：“Vivado使用这么广泛，ISE是不是已经过时了？”其实我觉得vivado和ISE并不是两个对立的开发工具，毕竟vivado和ISE都是xilinx家的。 vivado主要是面向7系列的高端FPGA进行开发，ISE主要是面向低端的FPG 阅读全文