【ZYNQ学习】如何使用ZYNQ

本篇博客建立一套ZYNQ系统开发的一般方法和流程，并对ZYNQ的硬件和软件的设计流程进行概述
设计工具：

vivado IDE：创建SoC设计中的硬件系统部分，同时和设计套件中的其他工具有交互，包含集成和打包IP的工具
SDK：基于Eclipse平台开发的软件设计工具，使用c和c++语言且支持ARM和NEON扩展的GCC库
vivado simulator：提供硬件描述语言的仿真环境
vivado logic analyser：提供系统内验证的工具，例如一些包含在硬件设计里的特殊的核心，可以探测芯片行为并将捕捉的数据传回主机，然后在逻辑分析器上显示
vivado serial I/O analyser：针对特定高速通信接口的仿真工具
vivado high-level synthesis：从c语言描述来综合硬件的工具
system generator for DSP：用于DSP设计的创建和仿真

ZYNQ设计流程概述：

系统架构的设计通常采用自上而下的方法，即先定义顶层的接口和参数，再确定底层的子系统或功能
软件常常用来完成一些一般性的顺序执行的任务，比如操作系统、用户应用程序和图形界面，而偏向于数据流计算或者具有并行限制的软件算法适合在PL端实现，因此这也类似于"协处理器"模型，可以把处理器从那些重在计算且具有并行性的任务中解放出来改为硬件处理，从而从整体上提升性能
ZYNQ的一个特别的优势就是处理器和可编程逻辑之间的强耦合，在PS和PL之间以低延时、高性能的AXI连接，在通信开销上有大量减少
通常以vivado IDE作为设计起点，在顶层设计的创建过程中起到"驾驶舱"的作用，套件内工具和其他部分(特别是system generator和vivado HLS)的集成支持多种功能不同的子系统，当硬件设计完成后，就会被导入到SDK进行软件开发，还可以在SDK和vivado IDE之间进行设计的迭代

硬件开发与测试

硬件系统开发包括在PL上设计和实现的外部模块和其他逻辑单元，在这些模块和PS之间创建合适的连接，以及恰当的配置PS，比如一个硬件系统可能包括CAN总线接口、一个调试用的UART接口以及GPIO，这些协处理器一起支持软件在ARM上的运行：
可能的硬件系统

硬件系统开发由vivado IDE套件承担，用户可以从IP库(IP Integrator)中选出模块来组成所期望的系统框图，配置模块参数，以及设计合适的内部连接和外部接口
以下是在IP Integrator设计中的示例：

其中可以看到PS模块、PS复位模块、外设和AXI互联模块，在这些模块之间主要通过AXI接口连接

软件开发与测试

从vivado中导出到SDK的是为软件平台定制的硬件，称为基础硬件系统，对应在IP Integrator中的配置
软件系统可以被认为是建立在基础硬件系统上的一个栈：

在基础硬件系统上一层的是板级支持包(BSP)，提供底层的驱动和函数供上一层(操作系统)使用和硬件通信，软件应用程序运行于操作系统之上，不过软件也可以直接和硬件通信，即裸机应用，且由于是双核架构，也可以部署两个不同的操作系统，每一个使用一个核心

BSP会针对硬件系统进行调整，BSP是为基础硬件系统和操作系统之间的连接定制的，包括硬件参数，设备驱动以及底层操作系统函数，SDK提供了创建BSP以及开发测试上层软件的环境
在测试阶段，SDK包含Xilinx microprocessor debugger(XMD)和system debugger(TCF)工具，可以在硬件平台运行时测试软件的功能，通过使用比特流(.bit)文件烧写ZYNQ的PL端和在PS端运行软件(.elf文件)完成；GDB调试器(建立在XMD上)是一种更加高级的完成远程调试的方法；还可以使用vivado simulator在PC端上复现PL端