摘要： 一、流水线结构　在FPGA设计中，为提高系统的运行速度，而将指令分为几个子操作，每个子操作由不同的单元完成，这样，每一级的电路结构得到简化，从而减少输入到输出间的电路延时，在较小的时钟周期内就能够完成这一级的电路功能。在下一个时钟周期到来时，将前一级的结果锁存为该级电路的输人，这样逐级锁存，由最后一级完成最终结果的输出。也就是说，流水线技术是将待处理的任务分解为相互有关而又相互独立、可以顺序执行的子任务来逐步实现。本设计在处理加法器时，利用对称和流水线技术来提高滤波器的性能 阅读全文

摘要： 方案一：QuartusII中的IP核。但是FIR IP没有破解，放弃。方案二：用纯硬件描述语言搭建。基本上分为MAC(乘积累加结构)和DA(分布式结构)。MAC中具体结构有：直接型FIR滤波器结构。利用FIR系数对称性特点，先对相应值相加，再做乘积运算，最后累加。该进措施可以是加上流水线结构。实例：(参考自《EDA技术与Verilog设计》王金明编著)8KHZ采样率，8Bit输入，8Bit输出，11阶低通滤波器，fL=3.4KHZ。利用MATLAB得到滤波器系数，采用SD编码。Tips:SD(signed digit numbers有符号数字量)，通过SD编码可以降低非零元素的数量。SD编码数 阅读全文