QuartusII编译时常见warning

1、

正常的警告,可以不用管。

2、Warning: Clock latency analysis for PLL offsets is supported for the current device family, but is not enabled
措施:setting中的timing Requirements&Option-->More Timing Setting-->setting-->Enable Clock Latency中的on改成OFF

3、Warning: Clock multiplexers are found and protected
 
解释:对时钟做了多路选择。一般的来说,系统时钟树的处理要特别注意。最好不要有组合逻辑掺杂其中。如果非得要有,对于FPGA来说,一般的会使用专用的时钟选择器来做,驱动能力比较强,所以也不要太担心。如果是特别高频的,要注意处理了。时序报告要好好检查。

posted on   万好好  阅读(2067)  评论(0编辑  收藏  举报

编辑推荐:
· 为什么说在企业级应用开发中,后端往往是效率杀手?
· 用 C# 插值字符串处理器写一个 sscanf
· Java 中堆内存和栈内存上的数据分布和特点
· 开发中对象命名的一点思考
· .NET Core内存结构体系(Windows环境)底层原理浅谈
阅读排行:
· 为什么说在企业级应用开发中,后端往往是效率杀手?
· 本地部署DeepSeek后,没有好看的交互界面怎么行!
· DeepSeek 解答了困扰我五年的技术问题。时代确实变了!
· 趁着过年的时候手搓了一个低代码框架
· 推荐一个DeepSeek 大模型的免费 API 项目!兼容OpenAI接口!
< 2011年8月 >
31 1 2 3 4 5 6
7 8 9 10 11 12 13
14 15 16 17 18 19 20
21 22 23 24 25 26 27
28 29 30 31 1 2 3
4 5 6 7 8 9 10

导航

统计

点击右上角即可分享
微信分享提示