知识补丁
一、一种设计方法
顶层文件为图形形式。每个模块用Verilog描述,最后将模块例化成图形符号,在顶层直接调用图形符号,用画图方式连接整个系统。
例化方式:
1.工程视图窗切换成如下形式
2.在相应文件名如freq02.v上右击,选择Creat symbol file……,系统就会编译生成图形符号。
3.在顶层图形文件上双击,将弹出如下对话框,选择相应的图形符号即可。
/***万好好-科研论文培训,微信号:wanhaohao258。如转载本博客内容请注明,如果存在知识产权问题请主动联系。***/
【推荐】编程新体验,更懂你的AI,立即体验豆包MarsCode编程助手
【推荐】凌霞软件回馈社区,博客园 & 1Panel & Halo 联合会员上线
【推荐】抖音旗下AI助手豆包,你的智能百科全书,全免费不限次数
【推荐】博客园社区专享云产品让利特惠,阿里云新客6.5折上折
【推荐】轻量又高性能的 SSH 工具 IShell:AI 加持,快人一步