2018年10月31日
直流滤波器 verilog
摘要： // dc filter- y(n) = c*x(n) + (1-c)*y(n-1) `timescale 1ps/1ps module ad_dcfilter #( // data path disable parameter DISABLE = 0) ( // data interface input clk, input ... 阅读全文
posted @ 2018-10-31 13:48 木心的木偶 阅读(720) 评论(0) 推荐(0) 编辑