02 2023 档案

路科IC验证--SVlab1中的细节

摘要：仿真器是questasim，运行lab1需要配置的文件本文主要分析tb4中的代码细节 tb4.sv代码 `timescale 1ns/1ps module chnl_initiator( input clk, input rstn, output logic [31:0] ch_data, out 阅读全文

posted @ 2023-02-23 22:07 傅红雪a 阅读(181) 评论(0) 推荐(0) 编辑

在questasim中的SV验证步骤

摘要：验证前的准备 1.准备好设计文档DUT 2.编写并构建验证环境验证环境包括三个大的内容：激励（stimulate）、监测（monitor）、检查（check）里面根据功能又可以分为激励发生器、激励驱动、接受数据、检查数据等各个模块一般是使用类来实现，通过接口连接，线程之间通过邮箱和旗语通信环阅读全文

posted @ 2023-02-03 15:04 傅红雪a 阅读(248) 评论(0) 推荐(0) 编辑