https://blog.csdn.net/m0_52040183/article/details/124172279

一.JESD204B接口的概述
JESD204B 接口技术是一种用于高速数据串行输出的接口技术,最高可支持数据以 12.5 Gbps 的速率进行传输,并且有利于保证多通道间数据的准确传输和延迟保持确定不变。常用在高速AD/DA芯片与FPGA或者芯片之间的通信。

JESD204B包括3个之类,分别是子类0,子类1,子类2;三个子类主要是根据同步方式的不同划分的。

子类0兼容JESD204A,但是不支持确定延迟。
子类1使用外部参考的SYSREF来确定延迟。
子类2使用同步信号SYNC进行同步、确定延迟,同时SYNC信号也是整个系统时序的基准。

需要注意的是,只有子类1和子类2支持确定性延迟——发送端到接收端之间的链路延迟固定。一般情况下,以500MSPS为分界,以上用子类1,以下用子类2。

二.同步建立过程
下图为JESD204B建议同步的过程。

具体过程如下:

代码同步组(CGS)
1.当发送端接收到接收端把SYNC信号拉低的同步请求之后,发送端代码进入代码组同步阶段,也就是开始发送没有加扰的/K28.5/ 也就是 BC。
2.当接收端收到至少连续的四个 /K28.5/后,也就是表示现在接收端可以正确恢复数据,这时候接收端会把SYNC信号拉高,表示建立同步。
3.发送端捕获到接收端拉到的SYNC信号后,会继续发送/K/字符到下一个多帧时钟边界。之后开始初始通道对齐序列(ILAS)。

初始通道对齐序列(ILAS)
在初始通道对齐序列(ILAS)阶段中,数据链路层负责对准所有通道,并对配置的链路参数进行验证。因为不同通道延迟不同,因此需要通过一些确定的字符来进行通道对齐,每个通道的接收端在接收到这些字符时会先通过缓存器存储数据并反馈一个信号,只有当所有通道数据都已经到达缓存器,此时再对数据进行释放,从而实现各通道数据的对齐。此过程在CGS后的下一个多帧时钟边界开始。数据具体组帧方式会在后面介绍。

三、发送端和接收端同步后要做的事
发送端
在ILAS之后,发送端会开始发送多路数据。**SYNC信号全程监控同步状态,当同步状态丢失,需重复上述流程重新建立同步链路。**需要注意的是,多个发送端需保证极低的通道间延迟才可以满足协议要求。

接收端
接收端在物理层把收到的高速串行的信号,进行CDR(时钟数据恢复),把时钟信息从数据流中提取出来,并且利用这个时钟对数据进行采样后,解串为并行数据,送到链路层。链路层完成8B/10B解码、通道对齐、字符缓冲、字符替代、解扰后,将数据送到传输层进行解帧,最后将最后得到的数据送到应用层。完成数据的接收。

参考文献:刘然,张若寒,马明朗,等.一种12.5Gbps JESD204B接口芯片量产测试技术[J].电子元器件与信息技
术,2021,5(11):54-56.
————————————————
版权声明:本文为CSDN博主「1T1R的通信菜鸟」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。
原文链接:https://blog.csdn.net/m0_52040183/article/details/124172279

posted @ 2023-02-13 16:21 yousun 阅读(274) 评论(0) 推荐(0) 编辑
摘要: http://www.milchips.com/web/site/notice.php?act=view&nid=569 ECCN编码(英文全称:Export Control Classification Number)是美国商务部工业与安全局 (简称:BIS)为产品指定的出口控制分类编号。 美国政 阅读全文
posted @ 2023-02-13 09:56 yousun 阅读(2542) 评论(0) 推荐(0) 编辑
摘要: https://zhuanlan.zhihu.com/p/390681171 Versal 嵌入式设计教程 本文档旨在提供有关将赛灵思 Vivado® Design Suite 流程应用于 Versal™ VMK180/VCK190 评估板的指示信息。所使用的工具为 Vivado Design Su 阅读全文
posted @ 2023-02-13 09:54 yousun 阅读(367) 评论(0) 推荐(0) 编辑
摘要: RRU原理详解以及eCPRI+Low-Phy https://blog.csdn.net/Hennys/article/details/121157343 阅读全文
posted @ 2023-02-13 09:53 yousun 阅读(325) 评论(0) 推荐(0) 编辑
摘要: https://www.it619.net/index.php?doc-view-2994.html 3GPP针对5G频段范围的定义是在TS 38.104 “NR;基站无线发射与接收”规范中,这部规范确定了5G NR基站的最低射频特性和最低性能要求(也可以从TS 38.101-1和TS 38.101 阅读全文
posted @ 2023-02-13 09:52 yousun 阅读(2857) 评论(0) 推荐(0) 编辑
摘要: https://www.trade.gov/country-commercial-guides/china-us-export-controls 阅读全文
posted @ 2023-02-13 09:51 yousun 阅读(4) 评论(0) 推荐(0) 编辑
摘要: 1. 什么是SSI芯片?SSI是Stacked Silicon Interconnect的缩写。SSI芯片其实就是我们通常所说的多die芯片。其基本结构如下图所示。可以看到SSI芯片的基本单元是SLR(Super Logic Region),也就是我们所说的die。SLR之间通过Interposer 阅读全文
posted @ 2023-02-08 19:14 yousun 阅读(200) 评论(0) 推荐(0) 编辑
摘要: 100baseT、100baseFX、1000base-SX、100/1000base-T100baseT、100baseFX都是100Mbps速率基带传输系统,唯一的不同是100baseT用的是双绞线,100baseFX用的是光纤1000base-SX是单光纤1000Mbps基带传输系统1000b 阅读全文
posted @ 2018-05-15 08:42 yousun 阅读(4511) 评论(0) 推荐(0) 编辑
摘要: 这一节来学习一下以太网的物理层,IEEE802.3标准就给出了以太网的物理层结构,如下图所示红色框内所标注的。 我们可以看到物理大致可以分为: GMII介质无关接口、 PCS物理编码子层,PMA物理介质连接层,PMD物理介质相关层、MDI接口 、MEDIUM物理介质。 我们从下往上看,首先看物理介质 阅读全文
posted @ 2018-03-24 16:56 yousun 阅读(7818) 评论(0) 推荐(0) 编辑
摘要: 前言 经常有朋友会问我,“我这个方案是用A家的FPGA还是X家的FPGA呢?他们的容量够不够呢?他们的容量怎么比较呢?”当然,在大部分时候,我在给客户做设计的时候,直接会用到最高容量的产品,因为我们的产品对成本不敏感。不过,在此还是比较一下两家的产品,简单写写一些自己的想法,供大家参考,如有不对的地 阅读全文
posted @ 2018-01-25 15:41 yousun 阅读(955) 评论(0) 推荐(0) 编辑
点击右上角即可分享
微信分享提示