摘要：
转自：http://forum.eepw.com.cn/thread/180303/1Verilog-2001标准在2001年就发布了，不过翻了一些Verilog书籍，对Verilog-2001的新增特性很少有提及，即使提到了，也只是寥寥数语带过，其实在Verilog-2001中做了很多有用的改进，给编程带来很大的帮助，有必要详细了解。 在Quartus II软件中现在支持的Verilog标准有三类，即Verilog-1995，Verilog-2001，以及SystemVerilog-2005. 具体用那种标准进行编译综合，需要在设置对话框中进行设置 下面对Verilog-2001新增特性进行 阅读全文
摘要：
转自：http://forum.eepw.com.cn/thread/180303/1今天要用Verilog建立一个器件的行为模型，涉及到有符号数的加减和乘法运算，因此查阅了些相关资料，觉得不错，转载于此。执行算术操作和赋值时，注意哪些操作数为无符号数、哪些操作数为有符号数非常重要。无符号数存储在：*线网*一般寄存器*基数格式表示形式的整数有符号数存储在：*整数寄存器*十进制形式的整数下面是一些赋值语句的实例：reg[0:5]Bar;integerTab;...Bar=-4'd12;//寄存器变量Bar的十进制数为52，向量值为110100。Tab=-4'd12;//整数Tab 阅读全文
摘要：
转自：http://hojze.blog.163.com/blog/static/10637396520104472146566/在FPGA 设计过程中经常会遇到关于数表示之间的转化问题，最常见的是无符号数和有符号数之间的转化问题。（1）在FPGA设计过程中，能够很直接的看出数字的位宽，但经常以无符号数的形式输出，在后继的处理中往往要将之转化为有符号数（如：计算频谱）：对于一个比特宽度为W的有符号数，其值往往可以表示为(令W = 4)：-1*b3*2^3 + b2*2^2 + b1*2^1 + b0*2^0根据这一原理，给出以下Matlab 代码：%%%%%%%%%%%%%%%%%%%%%%% 阅读全文