摘要：
转自：http://www.cnblogs.com/yuphone/archive/2010/12/12/1903647.html假设读者已经掌握：可编程逻辑基础Verilog HDL基础使用Verilog设计的Quartus II入门指南使用Verilog设计的ModelSIm入门指南内容1 概述在数字电路中，出于应用的需要，我们可以使用无符号数，即包括0及整数的集合；也可以使用有符号数，即包括0和正负数的集合。在更加复杂的系统中，也许这两种类型的数，我们都会用到。有符号数通常以2的补码形式来表示。图1列出了4位二进制表示法所对应正负数。进一步观察，我们发现两种类型数的加减法是一样的，做加法 阅读全文
摘要：
转自：http://www.cnblogs.com/haigege/archive/2011/09/28/2194687.html《数字系统设计与Verilog HDL》上面有这么一段代码，用于实现8位4级流水线加法器。module adder8pip(cout,sum,cin,ina,inb,clk );input cin,clk;input [7:0] ina,inb;output cout;output [7:0] sum;reg cout,tempcin;reg [7:0] sum,tempa,tempb;reg firstco,secondco,thirdco; //前三级加法... 阅读全文
摘要：
一、短数据类型扩展为长数据类型1、要扩展的短数据类型为有符号数进行符号扩展，即短数据类型的符号位填充到长数据类型的高字节位（即比短数据类型多出的那一部分），保证扩展后的数值大小不变如1：char x=10001001b;short y=x;则y的值应为11111111 10001001b； 2：char x=00001001b; short y=x; 则y的值应为00000000 00001001b；2、要扩展的短数据类型为无符号数 进行零扩展，即用零来填充长数据类型的高字节位如1：unsigned char x=10001001b;short y=x;则y的值应为00000000 10001 阅读全文