文章分类 - verilog
摘要：转自：http://blog.csdn.net/a14730497/article/details/8032804函数的功能和任务的功能类似，但二者还存在很大的不同。在 Verilog HDL 语法中也存在函数的定义和调用。1．函数的定义函数通过关键词 function 和 endfunction 定义，不允许输出端口声明（包括输出和双向端口） ，但可以有多个输入端口。函数定义的语法如下：function [range] function_id; input_declaration other_declarations procedural_statementendfunction其中，fun
阅读全文
摘要：转自：http://blog.chinaunix.net/uid-24875436-id-2983300.htmlVerilog HDL是在C语言的基础上发展起来的，因而它保留了C语言所独有的结构特点。为便于对Verilog HDL有个大致的认识，在这里将它与C语言的异同作一比较：1.C语言是由函数组成的，而Verilog HDL则是由称之为module的模块组成的。2.C语言中的函数调用通过函数名相关联，函数之间的传值是通过端口变量实现的。相应地，Verilog HDL中地模块调用也通过模块名相关联，模块之间的联系同样通过端口之间的连接实现，所不同的是，它反映的是硬件之间的实际物理连接。3.
阅读全文
摘要：转自：http://blog.sina.com.cn/s/blog_5ee4bc000100ngyb.html原代码：module jiecheng(Reset,Start,Clk,Data,Done,Result,Exponent);input Reset,Start,Clk;input[4:0] Data;output Done;reg Done;output[7:0] Result,Exponent;reg[7:0] Result,Exponent;reg[4:0]InLatch;always@(posedgeClk)begin:BLOCK_Ainteger NextResult,J;i
阅读全文
摘要：转自：http://blog.21ic.com/user1/1472/archives/2006/32484.htmlVerilog语法需要注意的一些要点1． Testbench中时钟和数据比特流的简单设计方法always clock = ~clock;always @(posedge clock)begindata_in_a = {$radom} % 2; // 产生-1到1之间随机的比特流data_in_b = 16’b1101_1011_1110_0011; // 产生固定的比特流$display(“a= %d\n”, a); // 与C语言类似 end2． Verilog语法...
阅读全文
摘要：转自：http://blog.sina.com.cn/s/blog_5ee4bc000100nyrk.htmlwritten by huigenb对于这样的组合逻辑电路always@(X)case(X)X1:X2:……endcase如果分支项包含变量X的所有取值情况，并且互相不重复，那么这样的情况，其实没有必要使用综合指令。（一）“//synthesis parallel_case”有一些书在介绍case语句时（例如《verilog HDL综合实用教程》）说“case语句的verilog HDL语义表明了选取case分支的优先顺序。case表达式首先与第一个分支项进行比较，依次类推……”但在Q
阅读全文
