verilog逻辑相等==,与逻辑全等===的区别

逻辑相等(==),与逻辑全等(===)的区别是:

当进行相等运算时,两个操作数必须逐位相等,期比较结果才为1(真),如果这些位是不定态(X)或高祖态(Z),其相等比较的结果就会是不定值;

而进行全等运算时,对不定或高阻状态也进行比较,当两个操作数完全一致时,其结果才为1,否则为0.

如,设A= 8'B1101_XX01,B=8'B1101_XX01

则A==B  运算结果为X;

A===B  运算结果为1

posted @ 2013-06-07 11:16  永不止步,永无止境  阅读(13976)  评论(0编辑  收藏  举报