05 2013 档案

摘要:完整请移步: (原創) 如何處理signed integer的加法運算與overflow? (SOC) (Verilog)二進位Signed加法運算Summary根據之前三個實際的例子,我們得到以下結論m bit + m bit => (m+1) bitm bit + n bit => (m+1) bit,其中n < mm bit與n bit都必須先做signed extension到(m+1) bit才能相加若結果有到(m+2) bit則忽略之,實際的結果為(m+1) bit若Sum[m+1] ^ Sum[m]為1,表示有overflow若Sum[m+1]為0且Sum[m] 阅读全文
posted @ 2013-05-27 11:18 Dream追梦 阅读(238) 评论(0) 推荐(0) 编辑
摘要:Verilog阻塞与非阻塞赋值使用要点原文链接:http://hi.baidu.com/52017/item/ff5aa1d0434069312b35c79f越是看似简单、经常接触的。我们越是不知其所以然。这就是我写本文的原因。 阻塞和非阻塞赋值一般使用在进程中,包括always和initial进程、assign赋值等操作中。 在Verilog HDL中,描述进程的基本语句是always和initial。always过程反复执行其中的块语句,而initial过程语句只执行一次。此外,一个assign赋值语句,一个实例元件的调用也都是一个独立的进程。 进程只有两种状态,即... 阅读全文
posted @ 2013-05-13 17:49 Dream追梦 阅读(707) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示