只有注册用户登录后才能阅读该文。 阅读全文
posted @ 2020-02-08 11:56 纟彖氵戋 阅读(1) 评论(0) 推荐(0)
只有注册用户登录后才能阅读该文。 阅读全文
posted @ 2020-02-06 19:05 纟彖氵戋 阅读(1) 评论(0) 推荐(0)
只有注册用户登录后才能阅读该文。 阅读全文
posted @ 2020-01-18 22:19 纟彖氵戋 阅读(24) 评论(0) 推荐(0)
只有注册用户登录后才能阅读该文。 阅读全文
posted @ 2020-01-16 21:00 纟彖氵戋 阅读(3) 评论(0) 推荐(0)
该文被密码保护。 阅读全文
posted @ 2019-11-11 23:16 纟彖氵戋 阅读(7) 评论(0) 推荐(0)
只有注册用户登录后才能阅读该文。 阅读全文
posted @ 2019-08-04 23:15 纟彖氵戋 阅读(23) 评论(0) 推荐(0)
只有注册用户登录后才能阅读该文。 阅读全文
posted @ 2019-03-25 22:10 纟彖氵戋 阅读(13) 评论(0) 推荐(0)
只有注册用户登录后才能阅读该文。 阅读全文
posted @ 2018-12-31 18:08 纟彖氵戋 阅读(17) 评论(0) 推荐(0)
摘要: 关于异步复位同步释放的原理不再赘述,直接贴 verilog 代码如下: 综合出的 3 级同步器 RTL 如下图: 参考:https://blog.csdn.net/times_poem/article/details/51866520 https://www.cnblogs.com/yfwblog/ 阅读全文
posted @ 2018-12-27 23:34 纟彖氵戋 阅读(284) 评论(0) 推荐(0)
摘要: 超实用的Windows工具 zd423 - 软件分享平台领跑者 小众软件 精品绿色便携软件 QiuQuan's Blog 果核剥壳 殁漂遥 吾爱破解 无忧启动 Mark Russinovich 蓝点网 1)Listary 类型:搜索 等级:☆☆☆☆☆ 提醒:Listary Pro 是收费的 介绍: 阅读全文
posted @ 2018-04-26 19:24 纟彖氵戋 阅读(409) 评论(0) 推荐(0)
摘要: 关于Verilog 中的for语句的探讨 阅读全文
posted @ 2018-04-14 20:33 纟彖氵戋 阅读(318) 评论(0) 推荐(0)
摘要: 一段式状态机: 1 reg[3:0] cs, ns; 2 always @(posedge clk or negedge rst_n) begin 3 if (!rst_n) begin 4 cs <= IDLE; 5 cmd <= 3'b111; 6 end 7 else begin 8 case 阅读全文
posted @ 2018-03-24 21:43 纟彖氵戋 阅读(2796) 评论(0) 推荐(0)
摘要: 异步复位实例: 1 module async_rst ( 2 input din, 3 input clk, 4 input rst_n, 5 6 output reg dout 7 ); 8 9 always @ (posedge clk or negedge rst_n) 10 begin 11 阅读全文
posted @ 2018-03-24 18:57 纟彖氵戋 阅读(460) 评论(0) 推荐(0)
摘要: Verilog基础知识1(FPGA 设计的四种常用思想与技巧之一 -- 乒乓操作) IC设计基础系列之CDC篇12:异步FIFO设计资源推荐 阅读全文
posted @ 2018-03-13 19:17 纟彖氵戋 阅读(139) 评论(0) 推荐(0)
摘要: 1.什么是FIFO? FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写 阅读全文
posted @ 2018-03-11 21:45 纟彖氵戋 阅读(410) 评论(0) 推荐(0)