要努力做超人

摘要： 1.背景与介绍 1）在导师安排的新的任务中，用到了一块2G大小的DDR3（MT41K128M16JT-107）。本打算像之前用SDRAM一样自己写初始化，读写模块，但是师兄跟我说可以用Xilinx自带的MCB来进行控制，会方便很多，于是自己在网上找了一些资料，摸索了一番，然后在实际运用后，写下了这篇 阅读全文

摘要： 用途： PLL用于产生自己想要的时钟，可以倍频有可以分频，通常倍频。 生成： 1.打开ISE—— Project —— New source，选择IP（CORE Generator & Architecture Wizard），再命名你要产生的IP核，点击Next 2.选择FPGA —— Featu 阅读全文

摘要： 1）在工程右键点击New Source 新建Chioscope，在File name 填写名称； 2）新建完成后，工程里会出现你建立的chipscope文件（如下图chip_ddr3.cdc）双击打开； 3）这里直接点击NEXT； 4）添加触发端口数量（Number of Input Trigger 阅读全文

摘要： 1.编译 2.配置烧录工具 2.配置烧录工具 3.配置烧录工具（一般街上Jlink就能检测到对应的STM32芯片） 5.选择FLASH 4.烧录 5.烧录完成 阅读全文

摘要： 阅读全文

摘要： 1.简介 （1）UART一种通用异步串口数据总线，最低采用两路信号（TX/RX）即可实现全双工通信，十分简单； （2）UART采用LSB模式传输，串口数据传输格式如下图所示： 起始位：长度为1位的时间，用于表示发送字符的开始； 数据位：长度长度不固定，一般是8位； 校验位：可以加也可以不加。 停止位 阅读全文

摘要： 2019.12.10补充 结论：先写进的数据在独处时位于高位，后写入的数据在低位，且排序单位为Byte，即先后写入0X01,0X02,读出后也为0x010x02，此外，在写入数据量达到读出数据位宽后5个时钟empty才会拉低。 过程： 犯傻的时候想到，不同位宽数据进出时可能有一个先后顺序的问题，通过 阅读全文

摘要： 有限状态机是Verilog中十分基本也是十分重要的知识。本文对有限状态机做了一个简单介绍。 1.状态机三要素 有限状态机具有三个要素：状态跳转、跳转判断、状态操作； 1）状态跳转：现态跳转到次态； 2）跳转判断：状态跳转的判断条件； 3）状态操作：状态对应的操作； 2.状态机的实现方式 1）一段式： 阅读全文

摘要： 背景： 在最近实战开发中发现：对外部芯片进行初始化时，往往需要定义大量参数。 若直接在module中通过localparam或者parameter进行参数定义的话，会带来两个问题： 1.代码长度增加，不够美观； 2.不利于参数和代码修改； 为了解决这两个问题，我想到了在之前在《verilog数字系统 阅读全文