要努力做超人

摘要： 时钟信号特性有：抖动(Jitter)、偏移（skew）、占空比失真(Duty Cycle Distortion) 偏移SKEW 因时钟线长度不同或负载不同，导致时钟到达相邻单元的时间不同，这个时间上的偏差就叫时钟偏移SKEW。 在上图中的Tskew=Tc1-Tc2 偏移会一直存在，因此FPGA在设计 阅读全文

摘要： 逻辑资源： 以Xilinx-SPARTAN6-XC6SLX25为例 LC Logic Cell 逻辑单元 首先介绍概念最简单的逻辑单元，Logic Cell是Xilinx定义的一种标准，用于确定不同系列器件的“大小”。而在所有器件中，LC与LUT都有一个比例，但不同器件的LUT和FF搭配不一定相同， 阅读全文