第三章 存储器（Pro）
目录
三,静态与动态存储器的构成及其特点,SRAM 6264、 DRAM 2164的引脚构成
考点1：存储器的层次类型及特点
一、存储器：cache、内存、外存
存储器包含了三种 CPU cache 主存内存辅存
MOV AL【01004】CPU直接从主存取cache 速度快，容量小
cache 在 cpu和主存之间，缓解cpu与主存之间的速度差异
二、半导体存储器的分类：RAM和ROM
包含RAM随机存取存储器、ROM只读存储器
RAM包含 SRAM：静
DRAM：动
中断向量表，堆栈 都是 RAM的空间 可读可写的
SRAM的特点 是 速度快 为什么SRAM是 静，因为它的基本原件是触发器 触发器能稳定的保存 01 代码，只掉不掉电 但是它的功耗大，集成度低，要生产大容量的RAM不容易，容量越大，耗电越大6个管子的触发器，才保存一个二进制位
小容量的高速度的 cache 由 sram构造的
SRAM特点：（1）只要不断电，就不会丢失信息；
（2）相对DRAM，存取速度更快。
（ 3)由触发器构成，集成度较低，功耗大，造价成本高。
(4)一般用作高速缓冲存储器(cache)。DRAM的特点：
(1)相对SRAM,存取速度慢；、
(2)由电容构成,依靠电容存储电荷来存储信息。
(3)集成度高、功耗小,成本低;
(4)适合制作大规模和大容量的内存;
（5）由于电容漏电，数据不能长久保存，需要专门的动态刷新电路，定期给电容补充电荷，即刷新。
————————————————————————————————————————有一个管子（三极管），一个电容（）
适合制作大容量的主存 动态的DRAM
三,静态与动态存储器的构成及其特点,SRAM 6264、 DRAM 2164的引脚构成
6264是 8kx8的容量 8k是2^13次方 用到的引脚是A0到A12 13根地址线
说明他的编址能确定8K的容量 后面的x8指的是数据线的位数是8位 D0~D7
DRAM 是 64kx1 它本应该是 2^16的地址线 实际上只用到了 16的一半 如果题干中给到了
DRAM实际上他的地址线是16次方的一半
DRM是 64kx1的
2164的容量 64k x1的容量（有一位的数据线Din或Dout） A0到A7 一共8根地址线
题干中要求8片 64kx8=64kb
8根的地址线怎么寻址64k的空间 寻址：64k 是 1k是2的10次方 64k是 2的16次方
但是芯片上只有8根地址线
为了扩大地址范围，就让它调用两次地址线 第一个调用 A0到A7 RAS 行选线
第二个调用A0到A7 CSA 列选线
行线的8行 就是 256行
列线的8行 就是 256列
组成了行业列的矩阵 相当于 256和256的一个矩阵
第二问 用到了 2（Din）和 14号（Dout）引脚
WE在2164芯片上，是复用脚， 当WE为低的时候是写WE为高的时候是 读 0是写 1是读
(1)
① DRAM地址线采用行地址线和列地址线分时，DRAM对外部只需引出8条地址线。
②芯片内部有地址锁存器，16位地址分时锁存。
③利用多路开关,由行地址选通信号RAS (Row AddressStrobe,4号引脚),把先送来的8位地址送至行地址存器;
④由随后出现的列地址选通信号CAS (Column AddressStrobe，15号引脚)把后送来8位地址送至列地址存器。
——————————————————————————————————————
先行再列分时工作
分时复用的原因就是因为有 锁存器
先把行选线锁存起来，等到列选线到了之后，将它们一起使用
（2）
① 2164A数据的读出和写入是分开的,由WE信号控制读写
②当WE为高电平时，读出，即所选中单元的内容经过三态输出缓冲器在Dout引脚读出
③当WE为低电平时，实现写入。
④Din引即上的信号经输入三态缓冲器对经输入三态缓冲器对选中单元进行写入。
————————————————————————————————————————
读写使用一个脚分别实现读写的 we高读 读的时候要求缓冲 出的时候有锁存 Din 是读 写 Dout是出
容量是16kx1
2的14次方是容量
A0~A6
A0~A6
芯片中只用到了 一半:0到6 7根线
它有行和列信号线 Din的时候是1位 Dout的时候也是1位 读写也是一位
————————————————————————————————
跟2164的区别，就是 地址线少一根，其他的都一样
————————————————————————————————
128行 的刷新 128列 有两个矩阵
动态RAM刷新的定义和类型
①刷新、刷新周期
为了维持动态记忆单元的存储信息，每隔一定时间必须对存储体中的所有记忆单元的栅极电容补充电荷,这个过程就是刷新。
一般选定MOS型动态存储器允许的刷新间隔有2ms、8ms、16ms等，也就是说，应在“n”ms内，将全部存储体刷新一遍。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止,这一段时间间隔叫刷新周期。
②刷新操作：
刷新是按行进行的；、
刷新是执行假读操作，所以每刷新一行占用一个存取时间。（读周期 下-T4）
例如:对具有1024个记忆单元(排列成32×32矩阵）
的存储芯片进行刷新,若刷新周期为2ms,存取周期为500ns (0.5 μs)。对于16K×1的4116芯片2G每隔固定的时间2笔秒（128次）可将DRAM全部刷新一遍。bus
两毫秒内留出16微秒
特点 ：不需要光顾刷新，cpu读写的时候正常操作
缺点 集中式刷新要留出16微秒
都没有超过两毫秒
缺点就是太频繁了
刷新电路负责刷新，CPU负责读写
刷新是外围电路
优点是死区小 ：0.5微秒就读一次 缺点是读写时间长《读写时用0.5微秒，实际上它用了1微秒，因为刷新占用了0.5微秒
CPU不用管刷新
CPU不需要列，只需要行了
2164：128X512列 列不用管，只管行就行了 A0到A7 128x128x4 4116：128X128的 ，只管行就行
（1）RDAM 容量 64Kx1 =2^16 {
A0~A7 行
A0~A7 列
}
（2）2^8+8=2^16+——2^9+9=2^18=256k
（3）RAS CAS 分时需要进行刷新
（4） 如果 2^8+8=256x0.5us=128
2^7+7=128x0.5=64
6264 SRAM
8KX8
2164：DRAM64kx1
2764：ROM
8kx82^13x8
A0~A12
ROM，PROM，EPROM和EEPROM
①为只读存储器，制造时数据已经固化好了，使用中不可改变
②为一次可编程只读存储器，出场时内容为空白，只可写一次数据
③为可擦除只读存储器，出场时内容为白，写入后可以通过紫外线照射擦除数据
④EEPROM为 电可改写只读存储器，出厂时内容为白，写入数据后电信号擦出多次写入擦除
闪电存储器
可以不加电长期保存，又能在线进行快速擦写，兼备EEPROM和RAM的特点
考点2：存储器的性能指标
位：最小 字节：基本单元 字：2B 存储单元的字节编组
半导体存储器有哪几个性能指标，简述各自概念
1存储容量
存储器可以存储的二进制信息总量称为存储容量
1 位表示方法：以存储其中的存储地址总数与存储字位数的乘积表示
2 字节表示方法：单元总数表示
2存储速度
“存储时间”Ta :定义从启动一次存储器到完成操作的时间
“存储周期”Tc :两字之间的3 可靠性
存储器的可靠性用平均故障时间MTBF来衡量 越长越高
4 性能/价格比
5 制作工艺：电平，电气
容量与地址范围的关系
88/86系统主存容量： 1MB 2^20=1MB 00000H~FFFFFH=2^20
中断向量表的容量：1KB 256X4
I/O接口容量： 64kb
16 2^16
主存段的容量：64kb
6264的容量:8kx8 64k {
2^13 x 8 条数
A0~A12 D0~D7
OE WE CS CE}
求首地址~末地址 有多少字节
容量=末地址+1 -首地址
4000H~0BFFFH=C000H-4000H=8000H=8x16^3 =2^3+(2^4)^3=2^15=32k 字节
4000
BFFF
————2^32^4^2^4^2^4 =2^15
有一个128字的数据区，它的起使地址为 12ABH：00ABH 给数据区一个字单元的物理地址是
末字=首地址+（数据区-1)X2 因为是 字 所以 需要X2
转化物理地址
12AB0+00AB=12B5BH(物)
12B5B+25412C59
芯片容量、地址线、数据线
1000H—（1000H）字节 12H
12H 56H 78H
90H
(1000H) 字 5612H
(1000H) 双字 90785612
SRAM 6116 有三条控制线 她们是 OE（低） CS （低） WE（低）
SRAM6264，DRAM 2164 EPROM 2732的
某微机系统的存储地址空间0A8000H~ABFFFH， 若有单片容量为16kx1的SRAM芯片，请问
系统的存储容量是多少？
该SRAM芯片有多少条数据线，有多少条地址线？
组成该存储系统共需SRAM芯片多少片？
整个系统应分为多少个芯片组？分别写出第一个芯片组和最后一个芯片组和最后一组所对应的地址空间
用公式（末地址+1）-首地址得出
（0CFFF+1）-0A8000=28000H 按位乘权 2x16^4=8x16^3=2x(2^4)^4+8x(2^4)^3=2^17+2^15=128k+32k=160k将16kx1进行分解:16kx1=2^14 A0~A13 D0
公式_____总容量x字节_______ __160X8____=10（组）X8（片）=80片
单片容量x目标位 16X1、10组
考点3：8086/8088cpu的内存分配转换
1 存储器的分段
88/86每段最大可达到 2^14 字节 访问主存 2^20 访问IO 2^14
2两种地址
逻辑地址
段地址:偏移地址
物理地址
段地址X16+偏移地址
程序中使用地址是16位（虚地址）
CPU访问内存时使用20位（实地址）
有一块100字的存储区域，起始地址是625AH：234DH这个区的首末字节单元的物理地址是
648EDH、649134H
末字=首+（n-1）X2 =625A0+234D=648ED+C6H
末双字=首=（n-1）x4
考点4:8086主存分体结构
在8086微处理器构成的系统中,什么事存储器的规则字和非规则字?8086微处理器对规则字和非规则字读写有什么差别?
1 规则字:起始地址为 偶 (A0为0 ) | 读写需一个总线周期
发送A0为0，BHE=0非规则字：起始地址为 奇（A0为1）|读写 需 两个总线周期
A0为1，BHE=0 取低8位。
第二个，A0为0，BHE=1
基于8086的微机系统中，存储器是如何组织的？存储器是如何与处理器总线相连的？
8086 16 2^20 2^20 分为 2^10+2^10 ; 分为奇偶体
偶D 连，低八位 体选 A0=0
奇D 连. 高 八位 体选 BHE=0
A=0时 访问低8位 BHE 访问高8位
考点5：地址译码的方法
CE 片选信号 门电路 。 变反
A12_A0片内地址线 以外的都是片外总线
（2）译码器译码 3：8
3个输入端 A B C
8个输出端 A0 到 A7
三个使能端 G2A G2B G1
当地址信号A15到A7是多少时，74LS138才允许工作？
Y0~Y7有效对应地址工作条件 G2A ， G2B 为0 G1为 1
A15到A7
0100 0110 0000 0000
4 6 0 0
主要看三个输入端 A BC 和使能端
2、译码方法
1、线选法：只有0 有效不连续
例：4片 2k X8用线选法构成8kX8存储器
2、部分译码
3、全译码
简述 3种译码方式 的概念及缺点
全译码：全部的地址线都用上
优点：每片每组都唯一，连续的，不会产生地址重叠
缺点：对译码要求高
部分译码：只用到了部分地址线
优点；简单,有需要就连接
缺点：有地址重叠
线选方式：只用了少量的线或加上反向器，或线比较少直接连接
优点：片选地址简单缺点；不连续
考点6：主存与CPU连接画图
CPU 类型、字长、地址线、数据线
主存 单片类型、容量、引脚；
形成主存的总容量
字扩展、（组数）、 位 扩展（每组片数） 译码器 4组以内用 2：4/ 5到8组 用 3:8
译码方式
各组地址范围总容量
用8Kx8 RAM6264 构成 32kX8 起始地址为 18000H
1 分析 CPU ：8088<A18~A0 D0~D7
2 单片 RAM 8kx8(单容量) _______32kx8 (总容量)
8kX8的片内总线 A12~A0 D0~D7 13片
32kX8的片内总线 A0~A12 A13 A14 A15 15片 两根片线
32kX8
______ =4组X1片
8KX8
译码方式：部分译码 （因A19无用） 3：8译码器 8KX8
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
