微机原理Pro Max （第二章 16位微处理器）
第二章 16位微处理器
考点1:功能结构类型、寄存器结构的类型
1.功能结构特点:
总线接口部件和执行部件并不是同步工作的，它们按指令流水线原则协调管理：
两个部件相互独立、相互配合又非同步的工作。
在时间上它们是并行工作，即CPU的EU在执行指令的同时BIU进行取指操作。
提高了CPU的工作效率,充分利用了总线。
【例题·一、单项选择题】 有关8086/8088 CPU体系结构说法正确的是( B) A. EU和BIU完全相同 B. EU相同，BIU不同 C. EU不同， BIU相同 D. EU和BIU完全不同 分析： 8088CPU是准十六位的，与8086CPU具有类似的体系结构。两者的执行部件EU完全相同,其指令系统,寻址能力及程序设计方法都相同,所以两种CPU完全兼容。这两种CPU的主要区别：(1)外部数据总线位数的差别: 8086CPU的外部数据总线有16位,在一个总线周期内可输入/输出一个字(16位数据);而8088 CPU的外部数据总线为8位,在一个总线周期内只能输入/输出一个字节(8位数据)。也正因为如此, 8088被称为准16位处理器。(2)指令队列容量的差别: 8086CPU的指令队列可容纳6个字节,且在每个总线周期中从存储器中取出2个字节的指令代码填入指令队列,这可提高取指操作和其它操作的并行率,从而提高系统工作速度;而8088CPU的指令队列只能容纳4个字节,且在每个总线周期中只能取一个字节的指令代码。
【例题·三、简答题】 8086CPU从功能上可分为哪两部分？它们的功能分别是什么？ (1) 8086从功能上分为总线接口单元(BIU)和执行单元(EU) 。 (2) BIU的功能是负责CPU与存储器、1/0设备间的数据传送。 具体是:计算物理地址,负责从内存单元中预取指令,并送到指令队列暂存； CPU执行指令时，BIU要配合EU，从指定的内存单元或1/0端口中取出数据传送给执行单元;或者把EU的处理结果传送到指定的内存单元或1/0端口中。 (3) EU负责所有指令的解释和执行，同时管理有关寄存器。EU对指令的执行是从取指令操作码开始的,它从BIU的指令队列缓冲器中每次取一个字节；通过译码电路分析,发出相应控制命令,控制ALU数据总线中数据的流向。
2.寄存器结构
【例题1·一、单项选择题】 8086/8088内部有14个16位寄存器，按功能可分为以下几类（） A.通用寄存器、指针寄存器、变址寄存器 B. 通用寄存器、段寄存器、控制寄存器 c.数据寄存器、指针寄存器、变址寄存器 D.数据寄存器、段寄存器、控制寄存器 8个通用寄存器 4个段寄存器 2控制寄存器：指令指针寄存器IP、状态寄存器PSW.
【例题2·一、单项选择题】 按功能分, 8086的标志寄存器的标志可以分为状态标志和控制标志两大类,关于两类说法正确的是 B A.CF为控制寄存器， DF为控制寄存器 B.CF为状态寄存器, DF为控制寄存器 C.CF为控制寄存器，DF为指令寄存器 D.CF为指令寄存器, DF为控制寄存器
1. 16位和32位微处理器采用新的结构,内部组织管理采用微程序控制及__流水线___技术，加快了___取指令__周期和访问存储器的操作。2.8086微机系统中存储器为什么要分段？哪几个寄存器与分段有关？
(1)08086CPU提供了20位的地址总线,可寻址1MB存储空间,而8086内部寄存器都是16位的,寻址能力是64KB。
(2)因此,为能实现对存储器寻址20位的物理地址,可将1MB的存储空间划分为若干个逻辑段,每个逻辑段可寻
址64KB。 (3分)
（3）各逻辑段之间可以部分、完全覆盖,连续、不连续等非常灵活。(1分)(2)与分段有关的寄存器有CS(代码段存器)(1分)、DS(数据段存器)(1分)、SS(堆找段寄存器)(1)、ES(附加段寄存器), (1分)。1,在8086CPU中, IP寄存器的位宽是(D)
A. 8位 B.32位 c. 24位 D. 16位
2. 8086CPU最小可寻址单位是（)
A. 比特B. 字节c. 双字D. 四字
3.8086微处理器在访问四个当前段时,堆栈段的偏移量由___sp/bp___提供。
4, 8086微处理器访问存储器时,物理地址是由段地址和偏移地址共同决定的, CPU中负责生成物理地址的部件称作___物理地址加法器___
5.8086微处理器运算器中的算术逻辑部件ALU用来对数据进行算术、逻辑运算，运算结果的一些特征由___OSW.FR/程序状态字/标志寄存器/flags____来存放。1.8086是（)位的微处理器。
A. 8 B.16 C. 32 D. 64
2.数据总线是单向总线。 //AB是单向 CB：单向
3.取指令时， 8086会自动选择(CS )寄存器的值作为段基址,再与（IP）寄存器提供的偏移量形成下一条指令的地址。1. Intel 8086/8088的四个段寄存器中,取指令时使用的是( CS )段寄存器,堆栈操作时使用的是(SS)段寄存器。
2. 16位的通用寄存器AX可作为两个8位寄存器使用,它们是(AH ）和（AL）
3.8086 CPU从功能上可分为两部分,即总线接口部件和(A )部件。
A. 执行 B. 存储c. 暂存D. 计算考点2: 86/88CPU引脚及功能
40个引脚包括
AB：A19——A0
DB：88:8位 D7——D0
86:16位 D7——D0
D15——D8
CB：出 CPU 控制
入 状态线
其他：GND VCC
8088和8086的区别
两种CPU完全兼容，主要区别：
(1)数据总线位数的差别：
8088: 8位 8086:16位
（2）指令队列容量的差别：
8088为4字节，8086为6字节
3）引脚特性的差别：
① AD1s~AD,的定义不同：
②34号引脚的定义不同: 8086为BHE
③28号引脚的相位不同：在8086中为M/I0
而在8088中被倒相改为IO/M
8088和8086引脚注意事项：
（1）功能、类型
(2)工作电平
(3)分时复用
(4)工作模式
(5)方向
（6）三态
例题·一、单项选择题】ED版8086CPU有两种外部中断请求线，它们分别是（）
A. NMI和INTR B. NMI和ALE C. NMI和HLDA D. INTR和ALE考点3: 8088/8086CPU工作模式及配置
最小工作模式：
系统中只有一个8086 (或8088)微处理器。最小模式是单处理器系统。系统中所需要的控制信号全部由8086 (或8088) CPU本身直接提供。如图：
地址总线
数据总线 有锁存和缓冲 收发 也是缓冲的功能
控制总线 是CPU直接产生 最小模式的重要特征
注意总线的引脚
最大工作模式：
系统中有两个或两个以上的微处理器，即除了主处理器8086 (或8088)以外,还有协处理器(8087算术协处理器或8089输入/输出协处理器)。
最大模式可构成多处理器系统,系统中所需要的控制信号由总线控制器8288提供。（总线仲裁器8289）
IBM PC/XT 的主板
锁存器
8282 8283
74l373
1. Intel8088的引脚MN/MX接地,则工作于(最大）工作模式。
2.8086有最小和最大两种工作模式，最大模式的特点是（A）。
A.需要总线控制器8288
B. 由编量进行模式设定
c.不需8286收发器
D. CPU提供全部的控制信号
两种功能不是编程而是硬件
不管最大还是最小都需要8286
CPU提供全部的控制信号
3, 8086有两种工作模式,最大工作模式的特点是(D）
A.系统中只能接1个DMA控制器
B.对存储器的寻址空间可扩大为64MB
C.对存储器的寻址空间可扩大为16MB
D. 需要总线控制器1,下列(A )输入/输出控制方式中8086CPU必须工作在最大模式。
A. 输入/输出处理机 //8089
B. DMA控方式
c. 中断控制方式
D.程序控制方式
2.8088工作在最大模式时,要求有较强的驱动能力,通过__8288(总线控制器)____控制信息。产生各种控制信息。
1,在8086最小工作模式下,决定CPU最终接受或发送数据的引脚是 DT/R
2. 在8086中，ALE信号的功能是 地址锁存允许1. Intel8088的引脚接地,则工作于(最大）工作模式。
1. Intel 8086/8088芯片的地址线有(20)条,因此可寻址的存储器空间有（1M）字节。
2.8086有最小和最大两种工作模式,最大模式的特点是(A）
A.需要总线控制器8288 B. 由编程进行模式设定
c.不需8286收发器 D. CPU提供全部的控制信号
考点4: 8088/8086CPU操作时序
1. 周期的5个名词：
时钟周期
总线周期
指令周期
等待周期
空闲周期
2.系统复位与启动的特点(Reset时序图,
当高阻态时 CS 0FFFFH
IP 0000 H
其他位全部=0
3.总线的读/写操作及时序功能特点
（1）分时复用总线的时刻
（2）引脚的功能和配合方式
(3)引脚的工作电平：高、低、三态 reset , hold/hlda响应 DMA
（4）读/写、访问主存/接口的区别 M/IO =1 访问主存 =0访问外设
(5)总线周期、时钟周期及等待周期关系
T1~T4 四个时钟周期 构成一个基本的总线周期 需要插入等待周期的时候 在T3-T4之间，ready =0的时候插入
【例题·三、简答题】
在最小模式下，8086CPU一个基本的总线周期一般由几个时钟周期组成？以读总线周期为例，请说明在每个时钟周期中，CPU做了哪些工作？
答: 8086的基本总线周期为4个时钟周期,每个时钟周期间隔称为一个T状态，用T、T、T、T表示。
T1状态
用M/10信号指出当前执行的读操作是从存储器读,还是从1/0端口读。
CPU经AD15~ADo, A19/S~A6/S3发出20位地址信息，同时BHE和ALE控制信号有效,在ALE信号下降沿将20位地址和BHE信号锁存入锁存器8282
T2状态
S6~S3状态状态信号有效，一直保持到读周期结束。
AD15~AD。变成高阻状态,为读入数据作准备。
RD有效信号为由高电平变成低电平，送至存储器或1/0端口，开始读取数据。
DEN也变成有效信号，启动收发器8286，准备接收数据。
(3) T3状态
在基本总线周期中,存储器或1/0端口已做好了数据准备而不需要等待状态时,则在T3,状态期间将数据放到数据总线上,在T,结束时, CPU从AD15~AD0。上读取数据。
（4） T4状态
CPU对数据总线进行采样,读取数据。(5) AD,s到AD,总线上, T,到T2传送的是地址信息, T3到最后传送数据信息？
(6)当系统中有用存储器或外设的速度较慢时,就会在T,和T,之间插入n个等待周期Tw, Tw的个数由存储器或外设的速度决定。1.8086系统中,一个基本的总线周期是由几个时钟周期组成()。
A. 1 B. 4 C. 3 D. 2
一个总线周期为4个时钟周期组成 T1 T2 T3 T42.8086CPU与存储器或外部设备通信时,为取出或传输数据,需执行( )。
A.总线周期B.时针周期c. 空闲状态D.等待状态
取出一般来讲 是 读取
传输 为 写 或者送8088指令需要的总线周期各数计算
Mov al,5 占用了一个字节 // 1取指 2传送05H 需要一个字节
Mov ax,5000h 占用了一个字 // 1取指 2 5000H 88的数据线为8位 传送数据需要两次总线周期
Inc byte ptr [bx] //1取指 ——取数 2内存【BX】单元取一个字节 3 存入内存
Add byte ptr [bx], 5 //1取指 2取被加数，加数 3加入内存IN AL，port //1取指（内存） 2 从外设端口port取数
往年的题
1.8086/8088CPU中的每一个总线周期通常包括( B )个时钟周期。A.2 B.4 C.6 D.8
1.8086/88CPU复位后的启动地址是(C）A. 00000HB. OFFFFFHC. OFFFFOHD. 11111H
CS:IP的逻辑地址=0FFFFH:0H
物理地址=逻辑地址+0；
2, 8086写1/0总线周期的控制信号,一直保持低电平有效的是(A）A.M/IO B. DT/R C. DEN D.WR考点5:中断相关概念：
中断、中断向量、中断向量表、中断向量(类型)码、中断优先级，中断过程等
1. 中断类型:
外中断，两类
①可屏蔽中断(INTR) : 由中断源提供中断类型码; 中断响应受到IF的控制。
ps:INTR由8259提供
②非屏蔽中断（NMI）：中断类型码2由硬件预先规定；无需执行INTA总线周期;不受IF的控制。
内中断
③ 内部中断（软件中断）：中断类型码由指令码给定或预先规定；无需执行INTA总线周期；不受IE控制；除单步中断外，其它内部中断的优先级均高于外部中断。
0,3,4,n型中断
例：INT 21H INT 7 都是指令类型码
④ 三类中断主要区别在于：如何获得中断类型码。而它们的共0,3.4同之处都是：通过中断类型码，从中断向量表中获取中断服务程序的入口地址,从而进入中断服务程序。
例题：
1.8088/8086中断源最多可以为（C）A. 254 B. 255 C. 256D. 257
类型码为0~255
00——FFH
2. 关于8088/8086系统，NMI非屏蔽中断引脚叙述不正确的是（B )
A.非屏蔽终端信号是一个有低到高的上升沿
B.该类中断受中断标志IF的影响
c.该类中断不受中断标志fF的影响
D.该类中断不可通过程序设置简述8086微机系统中硬件中断和软件中断的区别。
①硬件中断由硬件产生，通过INTR和NMI引脚发送给CPU，软件中断由软件的中断指令或其他异常产生。(3分)
②硬件中断的中断号由中断控制器提供;软件中断中断号在指令中提供或隐含，不需要中断控制器.(3分)
③硬卡中断具有随机性，软件中断具有确定性.（2分）
④大部分硬件中断需要CPU发送响应信号,软件中断不需要。(1分)
⑤硬件中断除NMI之外均可以屏蔽，软件中断不能屏蔽。（1分）2.什么是中断类型码、中断向量、中断向量表?在基于8086/8088的微机系统中,中断类型码和中断向量之间有什么关系？
中断类型码：
为区别不同类型的中断,系统为每个中断源设置的编号,共0-255,用n 表示。
中断向量
中断中断服务程序(中断处理程序)入口地址。
中断向量就是cs和ip的值中断向量表：
用以存放中断服务程序入口地址的内存空间。
向量表地址：
中断向量在中断向量表中的位置。
在8086系统中，
n×4→向量表的入口,从此处读出4字节内容即为中断向量。
例题：
1,响应中断时,需要保护现场,此时常将现场信息保存到()。
1-5 psw
A.通用寄存器 B. 堆栈 c.程序计数器 D.外存
2.8086中断源分为___硬件中断__和__软件中断___两大类。
1. CPU响应中断后会把（C）推入堆栈保护。
A.中断程序入口地址 取
B.中断类型码 取
C.当前CS、IP值 断点
D.中断源 取
2.CPU响应中断请求信号线INTR发来的中断的条件是__开中断(IF=1) /__
3·中断可分为内部中断和外部中断,其中内部中断包括:故障、___单步中断___、__陷阱__异常中止。
故障为外中断
异常表示为内中断
4·什么是中断源?识别中断源有哪些方法?
(1)引起中断的原因或发出中断中请的来源,称为中断源。(2分)(2)识别方法①每个中断源都有一条中断请求信号线【PC3 A口检测——INTR】，且固定一个中断服务程序的入口地址, (2分)CPU一旦检测到某条信号线有中断中请,就进入相应的中断服务程序(2分)
②向量中断【8259向CPU提供中断向量】,使用向量中断系统的中断源,除了能输出中断请求信号外,还能在CPU响应了它的中断请求后输出一个中断向量， (2分)CPU根据这个中断向量能够获得该中断源程序的入口地址,从而为其服
务。(2分)
1.8086中断向量表的容量大小为(D）A. 4KB B. 2KB C. 8KB D. 1KB 000H——3FFH 1,当CPU响应可屏蔽中断时,若将CS和IP压入堆栈,需执行( B )个总线周期。A. 1B. 2C. 4D. 6
简述8086CPU响应可屏蔽中断的条件。
① 外设有可屏蔽中断请求；
② 没有优先级更高的请求
③ 中断接口中的中断允许触发器置1
④ 8086CPU开中断(IF=1)
⑤ CPU完成当前指令周期
3.简答:在微机系统中, CPU对中断源的管理可采用中断向量方式。设某中断向量在中断向量表中0000H:0018H单元开始按地址递增方向 次存放95H、96H、97H和98H,99H, 9AH, 9BH和9CH八个字节,请回答：该向量对应的中断类型码和中断服务程序的入口地址的CS和IP分别是多少？并简述所得结论的理由。
1.8086的中断向量表位于内存的( 前1kb )位置,可容纳(256）个中断向量每一个中断向量占用( 4 )个字节，
2.8086的中断向量表位于内存的前1K字节区域,它可以容纳___256个中断向量，每一个中断向量占4个字节。
下面是某8086微机内存中的部分数据,则中断类型号为11H的中断服务程序的入口地址是()。0000:0040 B3 18 8A CC 4D F8 00 FO 41 F8 00 FO C5 18 8A CC
A. F000:F84DB. A019:8ACCC. CC8A:18C5D. 4DF8:00FO
3.中断优先级
内中断 高于 外中断
4.中断嵌套
（1）定义：
（2）优点：
提高中断响应的实时性,保证系统能够及时响应优先级高的中断请求。
（3）条件：
中断请求的优先级高于正在执行的中断处理程序的优先级；
如果是外中断，CPU的PSW的IF=1，开中断；
中断请求未被8259屏蔽；
没有不可屏蔽中断请求和总线请求（DMA）。
NMI HOLD
5.中断过程
一个完整的中断过程一般经历五个步骤：
中断请求、中断优先级判定、中断响应、中断处理和中断返回。
中断响应步骤：
①取中断类型号n。启动中断响应总线操作，在第2个中断响应总线周期读取中断类型号n。
②标志寄存器入栈。执行1个总线写周期，将PSW的内容压入堆栈。
③ 清除IF和TF标志。禁止硬件中断和单步中断，使IF=0和TF=0。
④CS和IP入栈。执行2个总线写周期,依次将CS和IP内容压入堆阀。
⑤ 获取中断向量。从内存地址为：n×4和n×4+2的两个字单元中读取IP和CS
中断响应时序图：
1.8086CPU芯片的外部引线中,数据线的条数是(C)。A. 6条 B.8条 C.16条 D.20条2、
2^16
2.8086CP U写内存单元时,向外送出()信号。A.WR\(\表示低电平（D） B.地址C.数据D.三者全是
8086系统中，可屏蔽中断是通过CPU的INTR引脚进入的。中断向量是中断处理子程序的入口地址
一个完整的中断处理过程包括中断请求，中断判优（C）中断处理和中断返回5个环节。
A. 开中断B. 关中断C. 中断响应D. 保护断点
调试汇编语言程序时,显示某指令的地址是2F80:F400,此时段寄存器CS的值是（B ）。
A. F400H B. 2F80H C. F4000H D. 2F800H第2章 总结
掌握8088/8086CPU的结构和引脚的功能。
掌握8086/8088CPU寄存器的组成及应用。
掌握8086/8088CPU的引脚构成,理解其功能、特性
掌握计算机系统中断的相关知识。
