FPGA基础——时序分析之关键路径
摘要:
FPGA时序分析之关键路径(Critical Path) 关键路径通常是指同步逻辑电路中,组合逻辑时延最大的路径(这里我认为还需要加上布线的延迟),也就是说关键路径是对设计性能起决定性影响的时序路径。 对关键路径进行时序优化,可以直接提高设计性能。对同步逻辑来说,常用的时序优化方法包括Pipelin 阅读全文
posted @ 2021-07-27 11:34 一曲挽歌 阅读(3188) 评论(0) 推荐(0) 编辑