2017年6月9日
高斯白噪声的Verilog实现
摘要： 本文章主要讨论高斯白噪声的FPGA实现。简单的方法可以采用在Matlab中产生服从一定均值和方差的I、Q两路噪声信号。然后将两组数据存在FPGA中进行回放，以此来产生高斯白噪声。这种方法优点是产生方法简单占用FPGA资源少，但是他只能保证在回放噪声的一段数据是满足不相关特性的，段与段之间的数据是相关 阅读全文
posted @ 2017-06-09 17:09 逐梦在路上 阅读(7146) 评论(8) 推荐(0) 编辑