verilog 的一些神奇小技巧

1. 使用 assign reg_wen[rd] = 1'b1; 可以用一行实现一个 32-1 decoder   -  错误，貌似会生成锁存器/存储器

 

posted @ 2022-10-12 20:33  yinhuachen  阅读(35)  评论(0)  编辑  收藏  举报