摘要：
工具支持的三种testbench： MAX Testbench (通过stil2verilog将STIL pattern转换为Verilog simulation testbench) Verilog DPV Testbench (Verilog Testbench 将测试激励应用于DUT，并根据数 阅读全文
摘要：
write_pattern <filename> [ -replace ] [ -first <d>] [-last <d> ] [ -internal | -external ] [ -serial | -parallel [d] ] [ -split [n] ] [ -nocompaction 阅读全文
摘要：
AT-SPEED Fault 两种Faults： STR Slow to Rise STF Slow to Fall 检测fault需要每个pattern需要两个向量 当且仅当缺陷延迟导致逻辑无法通过全速测试时，才会发生故障 故障位置取决于故障模型 At-Speed有两种fault模型： ①Tran 阅读全文
摘要：
一、functional pattern 测试覆盖率不够，用functional pattern做为补充。 functional pattern保存在EVCD文件里： TEST-T> set_patterns -external -strobe .. filename.evcd 怎么生成EVCD文件 阅读全文