dlover

摘要： 1.Verilog中如果wire连接到常量，而常量没有说明他的位宽，那么将会默认为32位 如： 上述代码在综合的时候，会将a扩展成32位进行操作，而事先声明常量位宽将不会出现，如下： 这一点看起来没什么大不了的，但是有时候却会出现我们想的不一样的结果，请看下面的代码： 本来想把低32位加到高32位， 阅读全文