摘要：
设计一款数字频率计，可测量1hz-100Mhz频率，占空比，以及两路同频时钟信号的相位差。 测量频率的方法：等精度测量。 等精度测量原理:测量的实际门控时间不是一个固定值，它与被测时钟信号相关，是被测时钟信号周期的整数倍。在实际门控信号下，同时 对标准时钟和被测时钟信号的时钟周期进行计数，再通过公式 阅读全文
摘要：
存储器按照掉电失去数据分为两类：易失性和非易失性。 RAM：随机存取存储器（英语：Random Access Memory，缩写：RAM），也叫主存，是与CPU直接交换数据的内部存储器。它可以随时读写（刷新时除外），而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储介质。RAM工作时 阅读全文
摘要：
请设计一个1-8分频电路，占空比50%。 这样的分频电路其中有奇分频和偶分频，需要在一个电路中实现。其中奇分频和偶分频是在输入确定的分频值下，对其进行相应的奇偶分频。 给出设计的代码&激励&仿真波形 module fenpin_8 ( input sys_clk , input sys_rst_n 阅读全文
摘要：
Clock Domain Crossing (CDC) : 跨时钟域设计中，信号adat从aclk domain传播到bclk domain；aclk与bclk之间的频率，相位没有固定关系，为asynchronous异步关系的时钟。 分为单比特跨时钟域和多比特跨时钟域。 多比特跨时钟域：采用异步FI 阅读全文
摘要：
请设计一个异步fifo?宽度为8bit，深度为4bit。 异步fifo:从硬件的观点来看，就是一块数据内存。它有两个端口，一个用来写数据，就是将数据存入FIFO；另一个用来读数据，也就是将数据从FIFO当中取出。与FIFO操作相关的有两个指针，写指针指向要写的内存部分，读指针指向要读的内存部分。FI 阅读全文
摘要：
请设计一个宽度为8，深度为16的同步FIFO？ FIFO( First Input First Output)简单说就是指先进先出。由于微电子技术的飞速发展，新一代FIFO芯片容量越来越大，体积越来越小，价格越来越便宜。作为一种新型大规模集成电路，FIFO芯片以其灵活、方便、高效的特性，逐渐在高速数 阅读全文
摘要：
请设计一个小数（分数）分频电路？ 例：设计一个3.6的分频电路。 计算原理： N=M.D>1 分频 M整数部分 D小数部分 使用M分频和M+1分频 来构成 M.D分频 设M分频 A次 M+1分频 B次 可得 M*A+(M+1)*B 周期内可看作 [M*A+(M+1)*B] / (A+B)=N 分频 阅读全文
摘要：
请设计一个复位电路？ 复位的目的：使芯片电路处于一个已知的、确定的状态。 复位的分类：同步复位和异步复位。 同步复位：指的是当时钟上升沿检测到复位信号，执行复位操作，有效的时钟沿是前提。 同步复位的优点如下： a、有利于仿真器的仿真； b、可以使所设计的系统成为 100%的同步时序电路，有利于时序分 阅读全文
摘要：
设计一个无毛刺时钟切换电路？Glitch Free Clock 常规的时钟切换电路，利用一个选择器实现，容易产生毛刺。 常规时钟切换电路设计代码&激励代码&仿真波形 module glitch_free( input clk_0 , input clk_1 , input select , outp 阅读全文
摘要：
请设计一个检测序列为1011的检测电路？ 序列检测一般采用状态机实现。状态机一般采用三段式状态机实现。 重复检测 即在 1011011011 中检测 三次 非重复检测 即在 1011011011 中检测 两次 序列检测示意： 非重复检测 状态转移图 重复检测 状态转移图 设计代码和激励代码如下： m 阅读全文