GT-Quad内部结构、参考时钟

GT Transceiver的总体架构，transceiver由两部分构成，一部分是PCS，一部分是PMA，可以理解PCS是偏软核的东西，PMA是偏硬核的东西。
1个KC705板子有4个Quad,每个Quad有4个GT transceiver channel，1个KC705板子可访问16个GTX收发器
1个GT Quad怎样结构？

图中：
每一个transceiver独有的CPLL，4个transceiver共有的一个QPLL，2个外部参考时钟输入对，和REFCLK Distribution（专用参考时钟布线）。
GTXE2_CHANNEL/GTH2_CHANNEL是例化了1个GTX/GTH Transceiver 通道的原语名；
GTXE2_COMMON/GTHE2_COMMON是例化了1个QPLL的原语名；
GT Quad是由4个GT Transceiver通道，1个QPLL，2个差分输入时钟对，1个模拟输入引脚组成的集合。
1.差分输入时钟对（外部参考时钟）
外部参考时钟输入对 IBUFDS_GTE2就是Transceiver的参考时钟输入端口
1）考虑：
1个Quad有2个参考时钟，称之为REFCLK0，REFCLK1，具体用哪一个，看你外部板卡设计时，实际给了哪一路。项目中：连接SMA接口，选择通道8，SMA_CLK是MGTREFCLK1。
2）考虑：
拿我们的项目，连接SMA举例：
KC705板包括一对 SMA 连接器，用于连接到 GTX Quad bank 117 的 GTX 时钟。该差分时钟的信号名称为 SMA_MGT_REFCLK_P 和 SMA_REFCLK_N，它们分别连接至 FPGA U1 引脚J8和J7。
既可以选择bank117的差分输入时钟对，作为参考时钟；
也可以选择bank116、bank118的差分输入时钟对，作为参考时钟（因为REFCLK Distribution的上下参考时钟引脚分别为南北时钟输入引脚。用于Quad之间共享参考时钟（也就是说，不一定每一个Quad都需要外部参考时钟，有的QUAD可以和其他Quad共享参考时钟，而共享的来源就是南北时钟输入引脚）。QUAD的南北参考时钟称为GTSOUTHREFCLK以及GTNORTHREFCLK）。
如此一来：
每个QUAD中的GT Transceiver通道有6个可用的参考时钟输入：
两个外部参考时钟输入对，GTREFCLK0和GTREFCLK1
来自于QUAD上部的两个参考时钟引脚对，GTSOUTHREFCLK0和GTSOUTHREFCLK1
来自于QUAD下部的两个参考时钟引脚对，GTNORTHREFCLK0和GTNORTHREFCLK1
GT Transceiver通道的参考时钟首先来自于上面所说的6个可用时钟来源，之后，这些参考时钟进入QPLL或者CPLL。

2.

QPLLREFCLKSEL是多路选择器的选择信号，选择哪一路输入作为QPLL的输入来源。

每个QUAD都有两个专用的差分参考时钟输入，可以连接外部时钟源。必须例化IBUFDS_GTE2原语才能使用这些专用的参考时钟引脚对。
用户设计将IBUFDS_GTE2输出（O）连接到GTXE2_COMMON/GTHE2_COMMON（包含QPLL）或者GTXE2_CHANNEL/GTHE2_CHANNEL（包含CPLL）原语的GTREFCLK0或GTREFCLK1，参考时钟选择多路复用器就位于该端口。

根据线速率需求，用户设计可以灵活使用QPLL或者CPLL的不同组合来驱动TX以及RX数据路径。
3.总结：
KC705开发板有4个Quad，分别是bank115、bank116、bank117、bank118,每一个Quad又有4个GT通道。
项目中，高速收发器连接SMA口，所以用到bank117。
对于bank117来说，有两个外部参考时钟输入对，GTREFCLK0 GTREFCLK1，根据实际电路设计，连接SMA我们用到通道8以及MGTREFCLK1参考时钟，又因为Quad中REFCLOCK Distrubution有南北时钟输入引脚存在，所以Quad之间可以共用参考时钟，因此也可以选择bank116或bank118的参考时钟。根据自己电路设计，从6个参考时钟中选择一个。
每个QUAD都有两个专用的差分参考时钟输入，可以连接外部时钟源。必须例化IBUFDS_GTE2原语才能使用这些专用的参考时钟引脚对。
用户设计将IBUFDS_GTE2输出（O）连接到GTXE2_COMMON/GTHE2_COMMON（包含QPLL）或者GTXE2_CHANNEL/GTHE2_CHANNEL（包含CPLL）原语的GTREFCLK0或GTREFCLK1，参考时钟选择多路复用器就位于该端口。
根据线速率需求，用户设计可以灵活使用QPLL或者CPLL的不同组合来驱动TX以及RX数据路径。
4.具体的参考时钟使用模型
1）单个外部参考时钟驱动单个QUAD中的多个transceiver

每个QUAD有两个专用的差分时钟输入引脚(MGTREFCLK0[P/N]或 MGTREFCLK1[P/N]) ，可以连接到外部时钟源。在单个外部参考时钟使用模型中， IBUFDS_GTE2必须实例化以使用专用的差分参考时钟源之一
2）单个外部参考时钟驱动多个QUAD中的多个transceiver

尽管如此，但需遵守一定的规则：
源QUAD上方的QUAD数量不能超过1个；源QUAD下方的QUAD数量不能超过1个；1个外部参考时钟所驱动的QUAD总数不超过3个，或驱动的Transceiver不超过12个。
所谓的源QUAD，指的是直接连接到外部参考时钟的QUAD。

5.IP核配置
6.参考时钟数值在哪里看？
参考来源：
https://zhuanlan.zhihu.com/p/419961924#
https://zhuanlan.zhihu.com/p/420790793
ug810_KC705_Eval_Bd.pdf用户手册