会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
ycc_job
博客园
首页
新随笔
联系
订阅
管理
2019年11月8日
Verilog_case和if-else的综合
摘要: 主要介绍了if与case语句在综合时的电路生成情况以及latch的产生。
阅读全文
posted @ 2019-11-08 20:49 ycc_job
阅读(5186)
评论(1)
推荐(1)
编辑