2023年1月22日
RTX5 内核中断配置详解
摘要： Cortex-M中断控制器 Cortex-M中断优先级机制 Cortex-M4的内核中断(也称异常)的优先级通过core_cm4.h文件中SCB_Type结构的SCB->SHP[0] ~ SCB->SHP[11]成员进行配置： 通过上图看到，该寄存器可以按字节寻址，那么每个优先级位实际值范围在0x0 阅读全文
posted @ 2023-01-22 17:16 Yanye 阅读(1642) 评论(3) 推荐(2) 编辑