FPGA 相同模块 VIVADO synthesis综合后

显示所用的LUT as Memory结果不一致可能是什么原因导致的？

posted @ 2016-04-22 16:41  太行山  阅读(831)  评论(0)  编辑  收藏  举报