dvp接口，mipi接口说明以及camera需要的mipi lane数计算
DVP
-
DVP总线PCLK极限约在96M左右，而且走线长度不能过长，所有DVP最大速率最好控制在72M以下，PCB layout较容易画,
MIPI总线速率lvds接口耦合，走线必须差分等长，并且需要保护，故对PCB走线以及阻抗控制要求高一点(一般来讲差分阻抗要求在85欧姆~125欧姆之间)DVP是并口，需要PCLK、VSYNC、HSYNC、D[0：11]——可以是8/10/12bit数据，具体情况要看ISP或baseband是否支持；
MIPI是LVDS低压差分串口，只需要要CLKP/N、DATAP/N——最大支持4-lane，一般2-lane可以搞定。
MIPI接口比DVP的接口信号线少，由于是低压差分信号，产生的干扰小，抗干扰能力也强。最重要的是DVP接口在信号完整性方面受限制，速率也受限制。500W还可以勉强用DVP，800W及以上都采用MIPI接口。 -
DVP(Digital Video Port)是传统的 sensor 输出接口，采用并行输出方式，数据位宽有 8bit、10bit、12bit、16bit 等。dvp 接口信号关系如下图所示
- 引脚说明：
- VSYNC：vertical synchronization，帧同步信号, 一帧一个信号，频率为几十Hz
- HSYNC：horizonal synchronization，行同步信号，一般为几十KHz
- PCLK： pixel clock ,像素时钟，每个时钟对应一个像素数据
- DATA: 像素数据，视频数据，常见的有8位和10位
- XCLK： 也叫 MCLK，ISP芯片输出给驱动 sensor 的时钟，可由 ISP 主控或晶振提供，一般是24MHz/27MHz
- SCL: IIC 时钟引脚，用来读写sensor的寄存器
- SDA： IIC 数据引脚，用来读写 sensor 的寄存器
- 引脚说明：
MIPI
-
MIPI联盟，即移动产业处理器接口(Mobile Industry Processor Interface 简称MIPI)联盟。 MIPI(移动产业处理器接口)是MIPI联盟发起的为移动应用处理器制定的开放标准和一个规范。
-
MIPI是差分串口传输，速度快，抗干扰。主流手机模组现在都是用MIPI传输，传输时使用4对差分信号传输图像数据和一对差分时钟信号；最初是为了减少LCD屏和主控芯片之间连线的数量而设计的，后来发展到高速，支持高分辨率的显示屏，现在基本上都是MIPI接口。
-
MIPI摄像头有三个电源：VDDIO(IO电源)，AVDD(模拟电源)，DVDD(内核数字电源)，不同sensor模组的摄像头供电不同，AVDD有2.8V或3.3V的；DVDD一般使用1.5V或更高，不同厂家的设计不同，1.5V可能由sensor模组提供或外部供给，可以使用外部供电则建议使用外部供，电压需大于内部的DVDD；VDDIO电压应与MIPI信号线的电平一致，若信号线是2.8V电平，则VDDIO也应供2.8V，有些sensor模组也可以不供VDDIO，由内部提供
-
补充说明：MIPI的camera接口叫 CSI对应视频输入标准，MIPI的display接口叫DSI对应视频显示标准
-
sensor mipi信号接口一般会有1对IIC通信引脚，1对 MIPI差分时钟引脚和1到4对MIPI差分数据信号引脚，如下图所示
- 引脚说明
- 提供sensor工作的时间，主控或者晶振提供，一般是24MHz/27MHz
- CKN /CKP：一对差分时钟引脚
- N/P：一对差分数据引脚，1lane就有一对差分数据引脚
- SCL 和 SDA：分别是IIC的时钟和数据引脚，用于读写 sensor 寄存器
- 引脚说明
-
MIPI CSI为目前Image sensor和Host连接常用的接口，目前MIPI CSI最高传输速率为2.5Gbps/lane，也有一些低版本的最高传输速率为1.5Gbps/lane，在连接image sensor时，通常需要简单评估下传输带宽，以满足速率要求
camera需要的mipi lane数计算
a. 计算公式
camera active pixel * adc bit * fps *120% < lane * mipi rate
Camera 有效像素 * ADC色彩深度 * 帧率 * (1+20%) < lane数 * mipi速率
20%：降额设计，留20%的余量
b. Camera有效像素
- 如下图，
- 总像素： 2624 * 1956 = 5132544
- 有效像素：2592 * 1944 = 5038848
c. ADC色彩深度
- 色彩深度越高，可用的颜色就越多，10bit表示ADC的采集精度，在Camera中表示一个像素的采集精度为2^10=1024 ,常见8,10,12,16位的adc精度
d. MIPI速率
- eg: MT6735，5M摄像头，有效像素为2592 * 1944，30fps帧率，10位ADC色彩深度，最少几lane
2592*1944*30*10*(1+20%) = 1.689Gbps
sensor datasheet mipi速率最高为1.5Gbps 那么最少需要2lane才满足设计需要
aa. 像素速率
- 像素速率和分辨率及帧率有关，也叫像素时钟(Unit:Hz)，即硬件内部采样像素(包含若干bit,和ADC位数有关)的时钟频率。
Pixel_Rate=HTS * VTS * FPS //Unit:Pixel/s
HTS,VTS包含H-blank,V-blank时间
HTS = H-Active + H-blank //Unit:pixel
VTS = V-Active + V-blank //Unit:line
bb. 总数据传输速率或带宽
- 总数据带宽需要在像素速率的基础上乘以像素色深
Data_Rate_Total = Pixel_Rate * Color_Depth //Unit:bps
cc. MIPI CSI时钟频率
-
MIPI CSI的时钟采用DDR(Double Data Rate)，即上升，下降沿同时传输数据，因此需要除以2。
注意：MIPI CSI在传输过程中是按特定的协议进行传输的(包头，校验等)，因此，MIPI CSI在设置速率时，应比计算的稍大，以满足协议开销
MIPI_Clock=Data_Rate_Per_Lane/2 //Unit:Hz
dd. case
H-Active:1920
V-Active:1080
HTS:2112
VTS:1188
Format:RAW10
FPS:60
MIPI CSI lanes:2
计算：
Pixel_Rate=HTS*VTS*FPS=2112*1188*60pixel/s=150543360pixel/s
Data_Rate_Total=Pixel_Rate*Color_Depth=150543360*10bit/s=1505433600bps
Data_Rate_Per_Lane=Data_Rate_Total/Lanes=1505433600/2bit/s/lane=752716800bps/lane
MIPI_Clock=Data_Rate_Per_Lane/2=752716800/2Hz=376358400Hz
